搜索【Verilog 】的结果

中值滤波实现基线漂移

该文档主要的算法是中值滤波，用于实现去除曲线基线漂移，如心电图或其它医学曲线的基线抖动。

2022-09-10 11:50:25 1.69MB verilog baseline

1

FPGA实现双线性插值

加入VGA模块、PLL锁相环

2022-09-09 19:05:54 25.24MB verilog

1

verilog实现双线性插值

算法中小数部分到底该如何处理（定点化处理，注意精度问题）如果求出插值公式中的系数，以及周围四个点的坐标求出四个点之后，为加快速度，如何将四个点的像素值同时读出

2022-09-09 14:05:11 1.69MB verilog

1

verilog 实现按键检测

2022-09-09 11:04:59 3KB verilog

1

code_RISCV_verilog_蜂鸟_E203_dma_

基于蜂鸟E203riscv系统的DMA外设代码

2022-09-09 09:57:21 7KB RISCV verilog 蜂鸟 E203

1

ipxact2systemverilog：将IPXACT XML转换为可综合的VHDL或SystemVerilog

xact2systemverilog ipxact2rst ipxact2md ipxact2vhdl 该软件采用寄存器组的IP-XACT描述，并生成可综合的VHDL和SystemVerilog软件包以及ReStructuredText文档。它仅考虑注册银行说明。该软件不会生成OVM或UVM测试平台软件包。在example / tb目录中，有一个有关如何使用生成的包的示例。用法 pip install ipxact2systemverilog ipxact2systemverilog --srcFile FILE --destDir DIR ipxact2rst --srcFile FILE --destDir DIR ipxact2md --srcFile FILE --destDir DIR ipxact2vhdl --srcFile FILE --destDir DIR

2022-09-09 08:42:13 3.71MB vhdl verilog systemverilog Python

1

fpu_latest.tar.gz

FPU VERILOG IP核。开发文档

2022-09-07 09:30:21 347KB FPU verilog IP核

1

FPGA_FFTChangeVoice:在 FPGA 板上实现的基于 FFT 的语音转换器。一旦您将您的声音输入到这个程序中，即连接麦克风与 FPGA 板，该板将修改您的语音音调和频率，让您听到有趣的声音

FPGA_FFTChangeVoice 在第4学期开发的FPGA电路上运行的变声器免费分配特点特点从麦克风输入语音⇒实时转换和播放有趣的语音可以将您自己的声音更改为高音或低音并聆听。快速傅里叶变换 (FFT) 应用于语音变换规格规格用电路实现FFT计算矩阵做FFT硬件使用蝶形运算实现 (N = 4) 整体电路图电路内部蓝图状态机蓝图演示影片筑波大学 COJT 4th Hard Engineering Field Achievement Presentation 10:31~ 操作环境查看执照抄送 3.0 致谢 Verilog：具有 32K 点变换长度的 FFT 筑波大学信息学集团嵌入式技术校园OJT课程能做的事难做，这就是我们的承诺为什么我们立志做实事-日经科技在线

2022-09-06 21:48:24 1.82MB Verilog

1

verilog 实现自动售货机

verilog实现自动售货机，包含testbench文件，可仿真

2022-09-05 21:29:57 2KB verilog

1

FIR 高级应用,FIR 多通道 - 多通道实验 (四个通道用一个 FIR IP，每通道用不同的系数)

FIR 高级应用,FIR 多通道 (四个通道用一个 FIR IP，每通道用不同的系数) https://blog.csdn.net/qq_46621272/article/details/125346332 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-09-05 16:34:23 1.22MB fpga verilog vivado FIR多通道

1

个人信息

热门下载

最新下载

其他资源