fpga开发,峰值采样计数,verilog代码
2019-12-21 18:55:13 39KB fpga verilog 峰值采样
1
节省大量硬件资源,16位数字信号到模拟信号的转换器,源代码是用Verilog HDL语言写的,这是我在做FPGA时开发的,其代码内容可以移植到嵌入式系统中……
2019-12-21 18:55:09 848B DA
1
夏宇闻-Verilog经典教程.pdf,有目录。 以下为引言: 现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路,它们主要 用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解 压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲,它们完全可以用计算 机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序,以研究 算法的合理性和有效性的道理
2019-12-21 18:53:08 1.73MB FPGA Verilog 夏宇闻
1
FPGA控制AD9520,很有参考价值
2019-12-21 18:51:21 3KB AD9520 FPGA Verilog 时钟分配器
1
基于FPGA的中频电子琴 通过八个按键来控制发声,外接喇叭或者蜂鸣器 可以自己编写曲目来进行演奏
2019-12-21 18:50:59 1KB FPGA verilog 电子琴
1
随着EDA技术的进展,基于可编程的数字电子系统设计的完整方案越来越受到人们的重视。与利用微处理器(CPU或MCU)来实现乐曲演奏相比,以纯硬件完成乐曲演奏电路的逻辑要复杂得多,如果不借助于功能强大的EDA工具和硬件描述语言,仅凭传统的数字逻辑技术,即使最简单的演奏电路也难以实现。如何使用EDA工具设计电子系统是人们普遍关心的问题。本课程设计主要是采用FPGA器件驱动小扬声器构成一个乐曲演奏电路,FPGA器件选择Altera的EPF10K10,在MAX + plusⅡ的EDA软件平台上,实现了乐曲演奏电路的设计。
2019-12-21 18:50:17 267KB fpga verilog 乐曲演奏电路
1
32位CRC FPGA Verilog并行算法,本人亲测,用于网络报文CRC校验项目。
2019-12-21 18:49:52 7KB CRC FPGA Verilog
1
在Verilog语言下用FPGA驱动DS18B20,带数码管显示,带LED报警,有报警值调整功能。这个是本人调过的,原版调通代码没改的,绝对能跑通。建议用QuatusII全编译后看一下RTL图就能理解程序是怎么工作的。
2018-07-06 14:44:24 9.18MB FPGA Verilog DS18B20
1
基于FPGA的数字示波器代码(verilog),采用等效采样,并作VGA显示,可以上下左右移动波形,分为多频段显示。
2018-06-14 14:52:13 11.45MB FPGA verilog 数字示波器
1
XILINX FPGA Verilog编程大全LX9,全面介绍Xilinx FPGA入门
2015-10-14 00:00:00 23.07MB XILINX FPGA Verilog
1