32位CRC FPGA Verilog并行算法

CRC FPGA Verilog

32位CRC FPGA Verilog并行算法，本人亲测，用于网络报文CRC校验项目。

文件下载

评论信息

threegn :

坑了吧，这是4bit的CRC32
2019-06-14
asmzyd :

正是我需要的。
2019-06-05
j_and :

4bit32bit输出的CRC，可用于网络报文CRC校验
2019-04-15
gkillua36 :

实现了4位输入的CRC代码生成，若需要拓展至多位输入要自己进行研究
2016-04-24
shixy1982 :

好资料，不错不错，学习了。
2016-03-24

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明