开发环境：ISE14.7.该工程是测试FFTv7.1的IP核，用DDS的IP核生成一个单频率的正弦波，送入FFT，仿真观察FFT算出的结果。
2021-03-27 21:30:59
7.49MB
1
此代码为 通过verilog实现任意频率的正弦波，代码已经仿真过，可以使用（diamond）。里面有调用ROM核，此核可根据不同厂家的fpga芯片更换，ROM核里面存储的正弦表通过matlab生成，也可通过matlab生成其他的波形表
2021-03-24 14:41:42
13KB
1
从DDS基本原理出发,介绍了一种利用FPGA技术实现数字调制器载波产生电路的设计方案,给出了FPGA软件的关键程序设计。实验结果验证了该电路的可行性和有效性。
2021-03-21 21:20:17
202KB
1