高速可复用SPI总线的设计，非常详尽，内容包括SPI总线的基础知识介绍，SPI的verilog实现以及仿真验证。本文的创新点在于,将shift寄存器不区分接收与发送,并且 将shift与transmit合并,直接实现串行输入输出与并行输入数据的功能，节省了一半的硬件资源。进阶版的SPI设计参考资料，分享给大家。

于PIC的LIN总线设计.doc

摘要：分析系统芯片(SoC)设计中大电容负载的地址总线低功耗设计方法；利用地址总线零翻转编码和解码技术，有效地减少SoC地址总线活动，降低SoC芯片和系统的功耗；同时，应用于实际的SoC设计中，验证它的功能和适用范围。 关键词：低功耗 地址总线 零翻转编解码引 言面向便携式设备的SoC设计，不仅仅要求性能高、体积小，更要求功耗低。一般而言，SoC的静态功耗很小，而对负载电容充放电的动态功耗很大。SoC内部，总线上挂着很多功能设备，导致总线的电容负载很大。如果总线与片外设备联系，那么，它还要驱动很长的片外连线以及片外设备，负载高达50pF，比SoC内部各个节点的电容负载0.05pF

简单介绍I2C总线协议，用Altera公司的FPGA（现场可编程门阵列）芯片设计I2C总线接口控制器，用于控制EEPROM（带电可擦写可编程只读存储器）的读写操作。

3、传输方式 1553B信号以串行数字脉冲编码调制(PCM)形式在数据总线上传输.采用曼彻斯特II型双相电平码. 逻辑1为双极编码信号1/0,即一个正脉冲继之一个负脉冲.逻辑0为双极编码信号0/1,即一个负脉冲继之一个正脉冲。 1553B的数据传输为半双工方式。总线上波特率为1Mbps。

概述 PCI9054是由美国PLX公司生产的先进的PCI I/O加速器，采用了先进的PLX数据流水线结构技术，是32位、33MHz的PCI总线主I/O加速器；符合PCI本地总线规范2.2版，突发传输速率达到132MB/s，本地总线支持复用/非复用的32位地址/数据；有M、C、J三种模式；针对不同的处理器及局总线特性可选，尽量减少中间逻辑；具有可选的串行EEPROM接口，本地总线时钟可和PCI时钟异步。PC9054内部有6种可编程的FIFO，以实现零等待突发传输及本地总线和PCI总线之间的异步操作；支持主模式、从模式、DMA传输方式，因其强大的功能可应用于适配卡和嵌入式系统中。PCI 9054是

pci9054是由美国plx公司生产的先进的pci i/o加速器,采用了先进的plx数据流水线结构技术,是32位、33mhz的pci总线主i/o加速器;符合pci本地总线规范2.2版,突发传输速率达到132mb/s,本地总线支持复用/非复用的32位地址/数据;有m、c、j三种模式;针对不同的处理器及局总线特性可选,尽量减少中间逻辑;具有可选的串行eeprom接口,本地总线时钟可和pci时钟异步。pc9054内部有6种可编程的fifo,以实现零等待突发传输及本地总线和pci总线之间的异步操作;支持主模式、从模式、dma传输方式,因其强大的功能可应用于适配卡和嵌入式系统中。pci 9054是一种性价比较高的pci桥路芯片,比pci9080、pci9050等性能更优越

图 13.3 数据总线连接示意图 从图中可以看到，数据总线是双向的，也就是说具备了信号输入和信号输出两种用途。 首先看信号输入链路。TTL 单端信号通过 VME_DIS 扩展接口进入系统，可支持 32 路单端信号同时采集。 LVDS差分信号通过 3个DS90LV047接收器进入系统，可支持 12路差分信号同时采集。两种信号经过FPGA 整理后传输至 SDRAM 中进行缓存， 终根据 PCI9054 的传输机制将数据传送至主机内存中。 再看信号输出链路。信号输出链路其实是信号输入链路的逆向过程。信号采集系统可以根据主机端的请求， 将存储于主机上的数据通过 PCI 总线传输至 PCI9054，再经过 FPGA 控制、整理、转发至 LVDS 驱动器 DS90LV048 输出接口或 TTL 单端输出接口 VME_DIS 上。 13.2.2 控制总线 控制总线用于 FPGA 对缓冲区 SDRAM 以及 PCI9054 的控制。在 FPGA 中，可以将这两部分作为两个模块， 一个是 SDRAM 控制器，另一个是 PCI 本地控制器。通过这两个控制器模块，实现 FPGA 与它们协调地工 作。 SDRAM 控制器是 FPGA 内部用于控制外部 SDRAM 读写及刷新等操作的逻辑单元。 SDRAM 控制器的控 制总线连接示意图如图 13.4 所示。 控制器左边的控制总线包含时钟信号 CLK、复位信号 RESET、命令信号 CMD、命令应答信号 CMDACK 以及数据有效信号 DM 等。 控制器右边的控制总线包含时钟信号 CLK、SDRAM 片选信号 CS_N、时钟时能信号 CKE、行选择信号 RAS_N、列选择信号 CAS_N 以及写使能信号 WE_N 等。通过 SDRAM 控制器，用户可以根据需要发送相 应的名字对外部的 SDRAM 进行控制。 PCI 本地控制器是 FPGA 内部用于控制 PCI9054 进行参数配置和数据传输的逻辑单元。PCI 本地控制器的 控制总线连接示意图如图 13.5 所示。 图 13.4 SDRAM 控制器控制总线连接示意图 图 13.5 PCI 本地控制器控制总线连接示意图 控制器左边的控制总线包含时钟信号 LCLK、控制输入信号 CNT_IN 和控制输出信号 CNT_OUT 等。控制

ARINC659总线控制芯片与处理器之间的数据通信过程需要PCI9054芯片的转换处理。介绍了PCI总线接口的一般设计方法，描述了亚稳态的产生机理并给出了降低亚稳态传播的方法，确定了本地总线接口单元的总体设计方案，用Verilog HDL语言在FPGA中编码实现。该方案工作稳定，数据传输准确，实现了与PCI总线的高速通信。目前，本地总线接口单元的设计已经完成了功能和时序仿真验证，能支持PCI9054以单周期和突发相结合的方式访问ARINC659总线控制芯片内部存储器和寄存器，在基于Xilinx的FPGA原型系统中通过了验证。

PCI9054 芯片本地总线控制示例程序可用于pci驱动和应用程序的测试