数据总线连接示意图-数电 康华光 第6版

图 13.3 数据总线连接示意图 从图中可以看到，数据总线是双向的，也就是说具备了信号输入和信号输出两种用途。 首先看信号输入链路。TTL 单端信号通过 VME_DIS 扩展接口进入系统，可支持 32 路单端信号同时采集。 LVDS差分信号通过 3个DS90LV047接收器进入系统，可支持 12路差分信号同时采集。两种信号经过FPGA 整理后传输至 SDRAM 中进行缓存， 终根据 PCI9054 的传输机制将数据传送至主机内存中。 再看信号输出链路。信号输出链路其实是信号输入链路的逆向过程。信号采集系统可以根据主机端的请求， 将存储于主机上的数据通过 PCI 总线传输至 PCI9054，再经过 FPGA 控制、整理、转发至 LVDS 驱动器 DS90LV048 输出接口或 TTL 单端输出接口 VME_DIS 上。 13.2.2 控制总线 控制总线用于 FPGA 对缓冲区 SDRAM 以及 PCI9054 的控制。在 FPGA 中，可以将这两部分作为两个模块， 一个是 SDRAM 控制器，另一个是 PCI 本地控制器。通过这两个控制器模块，实现 FPGA 与它们协调地工 作。 SDRAM 控制器是 FPGA 内部用于控制外部 SDRAM 读写及刷新等操作的逻辑单元。 SDRAM 控制器的控 制总线连接示意图如图 13.4 所示。 控制器左边的控制总线包含时钟信号 CLK、复位信号 RESET、命令信号 CMD、命令应答信号 CMDACK 以及数据有效信号 DM 等。 控制器右边的控制总线包含时钟信号 CLK、SDRAM 片选信号 CS_N、时钟时能信号 CKE、行选择信号 RAS_N、列选择信号 CAS_N 以及写使能信号 WE_N 等。通过 SDRAM 控制器，用户可以根据需要发送相 应的名字对外部的 SDRAM 进行控制。 PCI 本地控制器是 FPGA 内部用于控制 PCI9054 进行参数配置和数据传输的逻辑单元。PCI 本地控制器的 控制总线连接示意图如图 13.5 所示。 图 13.4 SDRAM 控制器控制总线连接示意图 图 13.5 PCI 本地控制器控制总线连接示意图 控制器左边的控制总线包含时钟信号 LCLK、控制输入信号 CNT_IN 和控制输出信号 CNT_OUT 等。控制