一个介绍Verilog HDL的经典资料，觉得很有用，与大家共同享用。

基于FPGA的DDS信号产生器-各类波形

Palnitkar_verilog HDL数字设计与综合

利用串口将图片数据传给 SRAM，传完后在从 SRAM 中读取图片数据进行显示。设计包括 SRAM 控制程序、TFT控制程序、串口发送接收和写入。SRAM（静态随机访问存储器）是一种半导体存储器。“静态”一词表明只要有电源供电，数据就会保存，而不会“动态”改变。

system verilog中文版，学习必备！

Nucleo Board SPI example vhdl

串口外设实验，利用电脑串口调试工具发送数据到板卡，板卡接收到数据后，再将数据传输回电脑，最后利用电脑串口调试工具显示出传回的数据

利用Verilog实现32位浮点数的乘法,并且已通过验证.

1.领域：FPGA，verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench 2.内容：vivado2019.2平台使用verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP等 3.用处：用于verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

调制解调、同步、编码、解码都有，已经做过板上验证。需要注意是vivado工程，不过里面代码可以自行移植。