HAN 关于NHANES数据集的初步EDA
2021-11-16 21:25:11 95.09MB HTML
1
掌握EDA仿真软件(Multisim 10)的基本操作及其创建电路并进行仿真分析的方法 2、熟悉基尔霍夫定律、戴维南定理、叠加定理
2021-11-16 21:11:48 27.91MB 电路分析 EDA 实验
1
高速的光网络使世界各地的人们得以即时交流和分享想法。微小的MEMS光开关在这些数量庞大的光纤系统中发挥着重要作用。此类开关涉及机械、光学和电气三个领域,因而是适宜作为利用Tanner EDA工具进行MEMS设计和仿真学习的器件。
2021-11-16 12:09:00 434KB 传感技术 MEMS 文章 课设毕设
1
2021年第十二届蓝桥杯EDA设计试题
2021-11-15 21:04:35 6.42MB EDA 蓝桥杯
1
protel99se破解版,下载后直接安装即可 Protel99SE是应用于Windows9X/2000/NT操作系统下的EDA设计软件,采用设计库管理模式,可以进行联网设计,具有很强的数据交换能力和开放性及3D模拟功能,是一个32位的设计软件,可以完成电路原理图设计,印制电路板设计和可编程逻辑器件设计等工作,可以设计32个信号层,16个电源--地层和16个机加工层。
2021-11-15 16:34:05 51.36MB EDA,嵌入式
1
8.5 非法状态处理 在状态机设计中,使用枚举类型或直接指定状态编码的程序中,特别是使用了一位 热码编码方式后,总是不可避免地出现大量剩余状态,即未被定义的编码组合,这些状 态在状态机的正常运行中是不需要出现的,通常称为非法状态。在状态机的设计中,如 果没有对这些非法状态进行合理的处理,在外界不确定的干扰下,或是随机上电的初始 启动后,状态机都有可能进入非法状态,其后果或是对外界出现短暂失控,或是完全无 法摆脱非法状态而失去正常的功能,除非使用复位控制信号 reset。因此,状态机的剩余 状态的处理,即状态机系统容错技术的应用是设计者必须慎重考虑的问题。 但另一方面,剩余状态的处理要不同程度地耗用逻辑资源,这就要求设计者在选用 何种状态机结构、何种状态编码方式,何种容错技术及系统的工作速度与资源利用率方 面做权衡比较,以适应自己的设计要求。
2021-11-15 09:53:28 6.86MB 潘  松  EDA
1
EDA技术—VHDL版 期末试卷(含答案) bao ni bi guo
2021-11-14 21:12:37 665KB EDA技术 VHDL版期末试卷(含答案)
1
济南大学EDA课程期末大作业,数字秒表的设计,仿真,各模块设计方法。严格按照老师要求的格式进行设计和排版。
2021-11-13 23:04:06 179KB 济南大学
1
本文以一个具体的设计实例,洋细阐述了如何应用TOPSwitch及PI Expert进行开关电源没计,并通过试验进行了验证。
2021-11-13 16:57:14 93KB 开关电源 文章 硬件设计 EDA软件
1
4位定点除法器,32位的写法也一样,希望verilog HDL 高手指点,初学者参考吧
2021-11-13 15:18:49 203KB 除法器eda verilog HDL
1