贝壳自动化专业课程资源，十分精华，是精心收集的，十分值得学习，是高校学习的重要课程，有需要的自取，欢迎大家下载

交通灯设计是典型的ＥＤＡ实验程序，此实验分主支路分别有红绿灯控制

包括五人表决器 九九乘法表 交通灯 用ISPlever仿真 包括程序

EDA交通灯仿真，附有完整代码。还有波形图。实现主干道和乡村道路的通行问题。当乡村道路有车辆时，信号S触发，主干道就绿灯六十秒，之后黄灯4秒，在就是乡村道路通行，时间十二秒……

EDA数字钟硬件实验VHDL代码

这是我们课设做的数字钟的文件 有60、24计数器和分频器的VHDL语言设计，仅供同志们参考

EDA课设论文出租车计费系统verilog语言 测试成功 用的是21EDA开发板 EDA论文 代码有详细的注释

EDA技术及应用—Verilog HDL版(第三版)谭会生。

包含常用电子元器封装库和一些特殊元器件

PCB布板，其中有一个重要环节，那就是等长。特别是差分等长。用Allegro的都知道，差分对等长不怎么好绕，因为不仅要考虑组间等长还要保证组内等长。想着头皮就是一阵阵发麻。以前绕差分等长，我都是先测量好没跟的长度然后绕后再测量，不行再绕。那是痛苦的想跳楼。于是，闲暇是我琢磨了一下，发现了如下方法。 1.打开Allegro Constraint Manager。在net下找到Routing，打开后有一个Differential pair。找到之前设置好的差分对，在如图“2”处，设置组内等长限制。 图一 2.再找到Relative Propagation delay，如下图。在之前创建的Match Group上添加等长限制。不知道如何创建Match Group，请查看图三 图二 图三 3.一切准备就绪，可以绕等长了，你有没有发现在操作的时候，右下角会有两个类似进度条的东西吧。下面一个属于组内等长哦。绿色表示符合咱们设置的限制。一般应该先保证组内是绿色哦，然后咱们在操作组间，就可以大功告成了。 图四 哈哈，共同学习哦