quartus Prime 17破解 来自骏龙科技 密码 12345
2021-06-04 16:52:52 185KB quartus 17 破解 crack
1
简介:1quartus简介;2,可编程逻辑设计流程;3,设计输入;4,综合;5,仿真;6,布局布线;7,基于块的设计;8,时序分析;9,时序逼近;10,编程与设置;11,调试......
2021-06-02 09:02:40 1.27MB FPGA QUARTUS
1
设计两个四位二进制数的加减运算显示电路。要求:一个控制加减运算的功能按键;两数相加的绝对值不大于15;用两个七段数码管显示算术运算结果(0~15);当运算结果为负数时,红色发光二极管亮。
1
Quartus II v9.1 破解器 Altera公司的FPGA开发工具Quartus II的破解器
2021-06-01 20:06:55 15KB Quartus 9.1 破解器
1
基于FPGA梁祝音乐演奏仿真,使用Quartus 进行仿真,编译后可以在仿真界面观察梁祝音乐演奏的仿真波形图,在Quartus15.0 实测可用,包含完整的工程程序,可直接使用。
2021-06-01 14:04:09 8.15MB FPGA 音乐演奏 仿真 Quartus
1
这是我自己设计的,附带了详细的程序代码 希望大家指教
1
Quartus_II_时序仿真步骤 Quartus_II_时序仿真步骤
2021-05-31 16:55:30 568KB Quartus_II_时序仿真步骤
1
数电实验
2021-05-30 20:02:19 240KB quartusII
1
原创数字钟,其中aaaaa为看仿真波形图时用的,仿真波形已经好了,aaaaa2为最终下载到试验箱中用的。这个实验完全是我自己设计的,期间出现了很多问题,知道这个最终方案还是有一个竞争与冒险没有消除掉,影响了时的进位。不过已经是我所有方案中最好的了。下面对相关功能进行说明: 数字钟有以下几个功能: 1、正常及时;2、对时间进行设置3、闹钟功能;4、整点报时功能(到几点整响几声) 相关output及input: CLK:接50MHZ时钟信号 ANJIANmiao ANJIANfen ANJIANshi为独立按键分别对秒 分 时进行设置,按一次相应加1 NAOZHONGfen NAOZHONGshi为独立按键,分别对闹钟时间的分 时进行设置,按一次对应加1 ZHENGCHANGJISHI 拨码开关,为0时数字钟正常及时 ,为1时即可对数字钟时间进行设置 NAOZHONGGUANBI 拨码开关,为1时,闹钟功能关闭,若闹钟响起,也可通过将他拨到1而停止,重新拨回零则下次闹钟仍会响起 naozhongxianshi 拨码开关,为1时数码管显示当前闹钟所设置的时间,为零时为当前数字钟所计时到得时间 A~G为7段数码管得7段,LED1~LED8为8个数码管共阳极端,实验中只用到了前六个,数码管采用动态显示
2021-05-29 17:37:13 1.45MB 数电实验 综合逻辑电路 数字钟 Quartus
1