verilog代码控制锁相环芯片ADF4106,在实际项目中应用的驱动,通过配置F、N、R寄存器实现锁定想要的频率输出。
2022-03-19 15:38:01 5KB verilog 驱动程序 vhdl
出租车计价器是出租车营运收费的专用智能化仪表,是出租车市场规范化 、标准化以及减少司机与乘客之间发生纠纷的重要设备。一种功能完备、简单易用、计量准确的出租车计价器是加强出租车行业管理、提高服务质量的必备品。本文介绍了出租车计价器系统在实际生产生活中的重要性,根据预定的设计要求和设计思路,采用VHDL硬件描述语言作为设计手段,采用自顶向下的设计思路设计了一个实际的基于AheraFPGA芯片的出租车计价系统,通过在QuartusⅡ6.0软件下进行模拟仿真,并进行相应的硬件下载调试,证明该出租车计价系统具有实用出租车计价器的基本功能,各技术指标符合预定标准,如能进一步完善,将可以实用化和市场化,具有一定实用性。
1
出租车计价器VHDL程序出租车计价器VHDL程序
2022-03-18 15:49:02 1KB 出租车计价器VHDL程序
1
A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog FPGA和ASIC开发非常有用的一本书,书中以实例讲解了许多开发思想和开发技巧,对提高逻辑设计的工作频率及效率有非常好的指导意义
2022-03-18 15:48:42 38.75MB FPGA ASIC verilog vhdl
1
基于VHDL的8051中断系统的设计与验证
2022-03-18 14:31:41 305KB 8051
1
FM 解调及AFC算法的 VHDL设计实现
2022-03-17 21:31:05 200KB FM 解调及AFC算法的VHDL设计实现
1
SPI协议代码的VHDL实现,包括spi_master、spi_slave、spi_loopback三个VHDL文件,用户可以直接使用。
2022-03-16 22:08:00 621KB SPI协议 主从
1
可用于基于fpga的vhdl编写spi代码程序
2022-03-15 21:15:16 4KB 用于编写spi的vhdl程序
1
4位 全加器 代码 VHDL 实现 全部文件
2022-03-15 21:01:55 256KB 4位 全加器 代码 VHDL
1
由于串行多位加法器的高位相加时要等待低位的进位,所以速度受到进位信号的限制而变慢,人们又设计了一种多位数超前进位加法器逻辑电路,使每位求和结果直接接受加数和被加数而不必等待地位进位,而与低位的进位信号无关,这就大大的提高了运算速度。现在简单介绍超前进位的运算方法,以及VHDL可编程逻辑编程。
2022-03-15 13:35:12 164KB 超前进位 4位加法器 74LS283 VHDL程序
1