基于自主cpu的ddr3系统协同仿真与设计.pdf

DDR SDRAM 全称为Double Data Rate SDRAM 原有的SDRAM 的基础上改进而来。也正因为如此， 对手RDRAM，成为当今的主流。本文只着重讲 称SDR SDRAM）的不同。

xilinx ddr3 的用户手册，开发ddr3必备。

JESD21-C 中关于DDR3 硬件设计参考，比如时钟端接等

TODAY OFFER MOQ 10K: TC58BVG1S3HTA00 0.90 THGBMNG5D1LBAIL 2.0 THGBMJG6C1LBAIL 2.75 THGBMJG7C1LBAIL 4.80 NT5CC64M16GP-DI 0.86 NT5TU32M16FG-AC 0.85 NT5TU64M16HG-AC 0.88 NT5CC128M16IP-DI 1.58 NT5CB128M16JR-FL 1.53 21+ NT5CC128M16JR-EK 1.53 full 22+ NT5CC128M16JR-EKI 2.20TRAY/REEL 2.35 NT5CC256M8JQ-EK 1.55 19+ NT5CC256M16ER-EK 1.65 NT5CC256M16ER-EKI 2.88 NT5CB256M16DP-EK 2.60 NT5AD512M16A4-HR2.78 NT5AD512M16C4-HR2.78 H5TQ4G63EFR-RDC 1.64 H5TC4G63EFR-RDA 1.85 H5TC4G63EFR-PBA 1.85 H5

DDR3详解

内存条PC3 PCB文件，原理图pcb信号仿真

紫光同创 DDR3 控制器 IP 仿真工程，从 Modelsim 进入文件夹可以直接运行仿真。如果要编译工程，需要删除 work 文件夹，然后运行 run.bat 文件。

内容名称：DDR3（AXI4接口）工程代码 工程环境：Xilinx VIVADO 2018.3 内容概要：使用 Xilinx VIVADO 中的 MIG IP 核，设计了外部读写模块 Verilog 代码，并对读写模块进行封装，封装成一个类似 Block RAM / FIFO 的黑盒子，以便在实际使用中直接调用外部接口。本工程将核心参数（比如数据位宽、DDR 突发长度、数据量大小等）设置成 parameter，便于读者根据自身项目需求进行调整。本工程经过 FPGA 上板实测，工程建立与代码实现的原理已在博客主页进行讲解，以便于读者理解。 适合人群：FPGA（VIVADO）使用者，掌握 Verilog。 阅读建议：结合主页博客讲解进行阅读。

内容名称：DDR3（APP/Naive 接口）工程代码 工程环境：Xilinx VIVADO 2018.3 内容概要：使用 Xilinx VIVADO 中的 MIG IP 核，读写位宽设置为 128 比特，并设计了外部读写模块 Verilog 代码，直接对 Xilinx 定义的 APP 接口进行操作。本工程已经过 Testbench 测试无误，并已将仿真所需的头文件 ddr3_model_parameters.vh 和 DDR3 仿真模块文件 ddr3_model.sv 添加进工程中，读者下载后能直接进行仿真。本工程的建立、代码实现原理、仿真测试讲解等已在博客主页文章中进行展示，以便于读者理解。 适合人群：FPGA（VIVADO）使用者，掌握 Verilog。 阅读建议：结合主页博客讲解进行阅读。