大学期间的课程设计报告,频率计,附源代码.
2020-01-03 11:16:39 168KB 频率计 FPGA CPLD
1
不好意思呀,上次发的资源有问题,在其他机子上好像打不开,这次发的都是Pdf格式的,郑重向大家道歉。还有,大家需要什么书,不限哪一方面的,可以发我邮箱。我邮箱:weiwenhui91@163.com
2019-12-21 22:10:30 13.82MB CPLD FPGA
1
不好意思呀,上次发的资源有问题,在其他机子上好像打不开,这次发的都是Pdf格式的,郑重向大家道歉。还有,大家需要什么书,不限哪一方面的,可以发我邮箱。我邮箱:weiwenhui91@163.com
2019-12-21 22:10:30 18.57MB CPLD FPGA
1
SRAM读写测试实验程序: 该程序实现了对SRAM的每一个地址进行遍历读写操作,然后比对读写前后的数据是否正确,最后通过一个LED灯的亮灭进行指示。 文件中包括Verilog和VHDL的两种语言的Quartus II程序,请您参考。
2019-12-21 21:27:53 200KB Verilog CPLD FPGA VHDL
1
基于CPLD的生日贺卡(实现点阵,液晶,键盘,数码管,蜂鸣器),走过路过不要错过
2019-12-21 20:50:21 1.18MB CPLD,FPGA
1