ic 版图设计经验总结 ic 版图设计是集成电路（IC）设计的重要步骤之一。一个良好的版图设计可以确保芯片的可靠性、性能和制造效率。在这里，我们总结了 ic 版图设计的经验总结，包括版图设计的基本原则、版图设计的步骤、版图设计的注意事项和版图设计的技巧。 版图设计的基本原则 1. 版图设计的目标是实现芯片的可靠性、性能和制造效率。 2. 版图设计应该遵守工艺规则和设计规则。 3. 版图设计应该考虑到芯片的电气特性和热特性。 4. 版图设计应该尽量减少芯片的面积和功耗。 版图设计的步骤 1. 分析电路图，了解电路的工作原理和性能要求。 2. 选择合适的工艺和设计规则。 3. 进行版图设计，包括设备的布局、连线和布线。 4. 检查和验证版图设计的正确性和可靠性。 版图设计的注意事项 1. 版图设计应该考虑到芯片的热特性和电气特性。 2. 版图设计应该遵守工艺规则和设计规则。 3. 版图设计应该尽量减少芯片的面积和功耗。 4. 版图设计应该考虑到芯片的可靠性和可维护性。 版图设计的技巧 1. 使用合适的设计工具和软件。 2. 合理安排设备的布局和布线。 3. 使用合适的连接方式和线宽。 4. 考虑到芯片的热特性和电气特性。 ic 版图设计经验总结 1. 查看捕捉点设置是否正确，08 工艺为 0.1，06 工艺为 0.05，05 工艺为 0.025。 2. Cell 名称不能以数字开头，否则无法做 DRACULA 检查。 3. 布局前考虑好出 PIN 的方向和位置。 4. 布局前分析电路，完成同一功能的 MOS 管画在一起。 5. 对两层金属走向预先订好，一个图中栅的走向尽量一致，不要有横有竖。 6. 对 pin 分类，vdd、vddx 注意不要混淆，不同电位（衬底接不同电压）的 n 井分开。 7. 在正确的路径下（一般是进到 ~/opus）打开 icfb。 8. 更改 cell 时查看路径，一定要在正确的 library 下更改，以防 copy 过来的 cell 是在其他的 library 下，被改错。 9. 将不同电位的 N 井找出来。 10. 更改原理图后一定记得 check 和 save。 11. 完成每个 cell 后要归原点。 12. DEVICE 的个数是否和原理图一至（有并联的管子时注意）；各 DEVICE 的尺寸是否和原理图一至。 13. 如果一个 cell 调用其它 cell，被调用的 cell 的 vssx、vddx、vssb、vddb 如果没有和外层 cell 连起来，要打上 PIN，否则通不过 diva 检查。 14. 尽量用最上层金属接出 PIN。 15. 接出去的线拉到 cell 边缘，布局时记得留出走线空间。 16. 金属连线不宜过长。 17. 电容一般最后画，在空档处拼凑。 18. 小尺寸的 mos 管孔可以少打一点。 19. LABEL 标识元件时不要用 y0 层，mapfile 不认。 20. 管子的沟道上尽量不要走线；M2 的影响比 M1 小。 21. 电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大。 22. 多晶硅栅不能两端都打孔连接金属。 23. 栅上的孔最好打在栅的中间位置。 24. U 形的 mos 管用整片方形的栅覆盖 diff 层，不要用 layer generation 的方法生成 U 形栅。 25. 一般打孔最少打两个。 26. Contact 面积允许的情况下，能打越多越好，尤其是 input/output 部分，因为电流较大。 27. 薄氧化层是否有对应的植入层。 28. 金属连接孔可以嵌在 diffusion 的孔中间。 29. 两段金属连接处重叠的地方注意金属线最小宽度。 30. 连线接头处一定要重叠，画的时候将该区域放大可避免此错误。 31. 摆放各个小 CELL 时注意不要挤得太近，没有留出走线空间。 32. Text2、y0 层只是用来做检查或标志用，不用于光刻制造。 33. 芯片内部的电源线/地线和 ESD 上的电源线/地线分开接；数模信号的电源线/地线分开。 34. Pad 的 pass 窗口的尺寸画成整数 90um。 35. 连接 Esd 电路的线不能断，如果改变走向不要换金属层。 36. Esd 电路中无 VDDX、VSSX，是 VDDB、VSSB。 37. PAD 和 ESD 最好使用 M1 连接，宽度不小于 20um；使用 M2 连接时，pad 上不用打 VIA 孔，在 ESD 电路上打。 38. PAD 与芯片内部 cell 的连线要从 ESD 电路上接过去。 39. Esd 电路的 SOURCE 放两边，DRAIN 放中间。 40. ESD 的 D 端的孔到 poly 的间距为 4，S 端到 poly 的间距为 0.2。 41. ESD 的 pmos 管与其他 ESD 或 POWER 的 nmos 管至少相距 70um 以上。 42. 大尺寸的 pmos/nmos 与其他 nmos/pmos（非 powermos 和 ESD）的间距不够 70um 时，但最好不要小于 50um，中间加 NWELL，打上 NTAP。 43. NWELL 和 PTAP 的隔离效果有什么不同？NWELL 较深，效果较好。 44. 只有 esd 电路中的管子才可以用 2*2um 的孔。怎么判断 ESD 电路？上拉 P 管的 D。

Google Earth划分区域边界图经验总结 本文总结了使用Google Earth（简称GE）软件对城市进行区域划分工作的经验，并且可以应用于暂没有电子地图的初级预规划。主要包括了区域划分方法、区域保存和区域调整三个方面。 区域划分方法：在GE中点选Add Polygon图标，出现Polygon设置页面，然后用鼠标在地图上点划边界，最后按OK（确认）键即可。在Polygon设置页面中，可以输入区域名称、划线颜色和宽度。在Area选项中，选择“Outlined”，则只画出区域边界，如果选择“Filled＋Outlined”，则按照选定颜色填充区域内部；由于规划工作通常只要区域边界，因此建议选择“Outlined”。 区域保存：划好区域后，要在Places界面中查看，划好的Polygon在哪一个文件夹下面；在划区域前，鼠标选择了哪个文件夹，划好的Polygon区域就在哪个文件夹。如果之前没有选择，则划好的Polygon会存放到“Temporary Places”文件夹下，软件关闭时不会自动保存；需要用鼠标将Polygon拖动到My Places文件夹下面，则软件可以自动保存，下次开启软件时Polygon仍旧存在。对于划好的区域，可以右键保存为文件。保存时，kml格式文件可以用Excel打开，kmz为kml的压缩格式，占用空间较小，可以根据情况选择。 区域调整：在GE中划好区域后，可以对其进行修改。在Places界面中选中要调整的区域名，然后右键选择Properties（属性），弹出Polygon设置页面，可以对名称、颜色以及区域边界等进行调整。调整名称和线条颜色的方法同新建Polygon。在Polygon边界调整中，先选择边界中要调整的端点，选中的为蓝色显示，然后按住左键可以拖动，直接调整区域。对于选中的某个端点，在其他区域按鼠标左键，可以按逆时针方向增加新端点；按鼠标右键，可以按顺时针方向逐个消除端点。 区域面积统计：在规划工作中，对划分的区域要统计面积，但普通Google Earth没有统计功能。可以使用Google Earth Pro版本，安装后打开统计功能（Ruler），选Polygon子页面，然后按照原Polygon区域边界划线，得到面积统计结果。也可以使用Global Mapper软件，将GE的地图格式转换为Mapinfo格式，进行精确统计。

内容概要：本文详细介绍了京东零售Java后端开发岗位的面试经验和要求，涵盖技术背景、ES深度分页解决方案、Synchronized实现原理及其优化、MySQL事务隔离级别、MySQL多版本并发控制（MVCC）、MySQL乐观锁、MySQL Undo日志与Binlog的区别、Redis大key处理、Java弱引用、Synchronized使用场景、RocketMQ保证消息不丢失的方法以及秒杀系统的设计要点。针对每个主题，文章不仅阐述了基本概念，还提供了具体的应用场景和技术实现细节。 适合人群：具备一定编程基础，尤其是Java后端开发经验的工程师，特别是准备面试或从事相关工作的研发人员。 使用场景及目标：①帮助读者理解并掌握京东零售Java后端开发岗位所需的技能和知识点；②为面试者提供全面的技术准备指南，包括但不限于搜索/推荐系统、高并发处理、数据库优化、消息队列等；③指导开发人员在实际项目中应用这些技术，提高系统的性能、可靠性和扩展性。 其他说明：本文内容丰富，涵盖了从基础知识到高级应用的多个方面，适合不同层次的技术人员学习参考。建议读者根据自身需求重点阅读感兴趣的部分，并结合实际工作中的问题进行深入研究和实践。

TLF35584驱动安全包解析,《TLF35584驱动Safetypack包详解：9年汽车电子软件开发经验下的底层软件与Autosar诊断协议开发实践》,TLF35584驱动safetypack包，具体内容见图片。 9年汽车电子软件开发经验，专注于底层软件和Autosar的开发，诊断协议开发， ,TLF35584驱动;Safetypack包;9年汽车电子经验;底层软件开发;Autosar开发;诊断协议开发,TLF35584驱动与Safetypack包的详解 TLF35584驱动安全包解析 随着现代汽车电子技术的快速发展，汽车电子软件开发已经成为行业内部的重要研究领域。本文详细解析了TLF35584驱动Safetypack包，并结合9年汽车电子软件开发的实践经验，深入探讨了底层软件开发与Autosar诊断协议开发的相关知识。TLF35584驱动Safetypack包作为汽车电子软件的重要组成部分，其安全性对于保障汽车电子系统的稳定运行至关重要。 TLF35584驱动Safetypack包是专为满足汽车行业的安全标准而设计的。在汽车电子系统中，故障诊断与系统安全性是两个密不可分的重要方面。TLF35584驱动作为一个功能强大的芯片，其驱动程序的稳定性和安全性直接关系到汽车电子设备能否在关键时刻正常工作。因此，对于TLF35584驱动的深入研究和Safetypack包的准确应用成为了汽车电子开发者必须掌握的技能。 本文结合作者9年的汽车电子软件开发经验，首先介绍了底层软件开发的基础知识，这是任何软件开发者都需要具备的。底层软件通常指的是操作系统和硬件之间的一层软件，它负责管理硬件资源，为上层应用提供接口。在汽车电子领域，底层软件的开发尤为重要，因为它直接关系到电子控制单元(ECU)的性能。文章详细讲解了如何为TLF35584这样的芯片编写稳定可靠的底层驱动程序，并对可能出现的问题进行了分析和解决。 除了底层软件开发，本文还深入探讨了Autosar诊断协议的开发实践。Autosar（AUTomotive Open System ARchitecture）是一个全球性的开发伙伴网络，旨在制定汽车电子软件的开放标准和架构。通过遵循Autosar标准，不同的汽车制造商可以更方便地实现汽车电子系统的标准化和模块化。文章详细解析了Autosar诊断协议在TLF35584驱动Safetypack包中的应用，包括其在故障诊断、系统监控和数据通信等方面的实际使用。 在探讨了TLF35584驱动Safetypack包的软件层面之后，本文还涉及了与汽车电子软件开发相关的其他重要方面，比如硬件接口的兼容性、实时性能的优化以及安全性测试。通过对这些方面的研究，开发者可以更好地理解如何将TLF35584驱动Safetypack包集成到汽车电子系统中，并确保其在各种条件下的可靠性和安全性。 文章最后强调了诊断协议开发的重要性，并分享了一些实际开发经验。作者提出，在开发TLF35584驱动Safetypack包时，应当重视诊断协议的实现，确保软件可以在出现问题时提供准确的诊断信息，帮助技术人员快速定位和解决问题。同时，文章也指出了在实际应用中可能遇到的技术挑战，并提出了相应的解决策略。 TLF35584驱动Safetypack包的解析不仅仅是对一个软件包的分析，它代表了当前汽车电子软件开发的一个缩影。通过本文的学习，读者将对汽车电子软件开发中的底层软件开发和Autosar诊断协议开发有一个全面和深入的了解，并能够将其应用到实际开发工作中，为未来汽车电子技术的发展做出贡献。

在高速PCB电路设计过程中，经常会遇到信号完整性问题，导致信号传输质量不佳甚至出错。那么如何区分高速信号和普通信号呢?很多人觉得信号频率高的就是高速信号，实则不然。我们知道任何信号都可以由正弦信号的N次谐波来表示，而信号的最高频率或者信号带宽才是衡量信号是否是高速信号的标准。1、隔离一块PCB板上的元器件有各种各样的边值(edge rates)和各种噪声差异。对改善SI最直接的方式就是依据器件的边值和灵敏度，通过PCB板上元器件的物理隔离来实现。图1是一个实例。在例子中，供电电源、数字I/O端口和高速逻辑这些对时钟和数据转换电路的高危险电路将被特别考虑。 第一个布局中放置时钟和数据转换器在相邻于噪声器件的附近。噪声将会耦合到敏感电路及降低他们的性能。第二个布局做了有效的电路隔离将有利于系统设计的信号完整性。2、阻抗、反射及终端匹配阻抗控制和终端匹配是高速电路设计中的基本问题。通常每个电路设计中射频电路均被认为是最重要的部分，然而一些比射频更高频率的数字电路设计反而忽视了阻抗和终端匹配。由于阻抗失配产生的几种对数字电路致命的影响，参见下图： a.数字信号将会在接收设备输入端和

由五名研究人员和工程师组成的团队发布了《Deep Learning Tuning Playbook》，来自他们自己训练神经网络的实验结果以及工程师的一些实践建议，目前在Github上已有1.5k星。此版本为中文翻译版，提供给大家免费下载，因为本人知识水平有限，翻译过程中可能有误，随时欢迎大家指出错误，我会随时更正。

【软考中级网工备考经验和资料分享】2024年

在电脑维修领域，积累心得和实践经验是至关重要的。本文将基于“电脑维修心得 (电脑维修心得+收藏+DIY经验)”这一主题，深入探讨电脑维修过程中的一些关键知识点，旨在帮助读者提升自己的技能和理解。 了解基础硬件是电脑维修的第一步。包括主板、CPU、内存、硬盘、显卡、电源等主要部件的功能和相互作用。例如，CPU是电脑的大脑，处理所有的计算任务；内存负责临时存储数据，提高处理速度；硬盘则是数据的长期存储介质，有机械硬盘和固态硬盘之分；显卡则负责图形处理，分为集成显卡和独立显卡。 故障诊断是维修的核心。当电脑出现故障时，需要通过观察、询问用户、检查硬件和软件状态来定位问题。例如，如果电脑无法启动，可能是电源、主板、内存或CPU出现问题。通过排除法，逐一替换可疑部件，可以快速找到故障源。 再者，掌握基本的拆装技巧也是必要的。电脑内部组件精密，拆装时要小心静电防护，避免对电子元件造成损坏。使用正确的工具，如十字螺丝刀、防静电手环等，能确保操作安全。 系统问题也是常见故障之一。了解如何安装、备份和恢复操作系统，如Windows、Linux等，是每个维修人员必备的技能。此外，对于驱动程序的管理，知道如何更新、卸载和回滚驱动，可以解决很多由驱动冲突或不兼容导致的问题。 在硬件升级方面，DIY经验很重要。比如，升级内存可以提高电脑运行速度，更换固态硬盘可以提升系统响应速度。但要注意兼容性，不同的主板可能支持不同类型的内存或显卡，购买前需查阅相关规格。 故障预防同样关键。定期清理灰尘，保持良好的散热，可以减少硬件过热引发的问题。同时，合理使用电脑，避免下载恶意软件，也是保护电脑健康的重要措施。 与用户沟通技巧不容忽视。维修过程中，耐心倾听用户描述问题，用通俗易懂的语言解释故障原因和解决方案，能增强用户的信任感，提高维修效率。 电脑维修不仅需要扎实的技术知识，还涉及到实践操作、故障诊断、用户服务等多个方面。通过不断学习和实践，积累个人的电脑维修心得，可以更好地应对各种电脑问题，提高工作效率，甚至发展成为专业的DIY爱好者。

面试资料覆盖学校包括：北大、北航、北理、北邮、川大、哈工大、哈工深、计算所、南大、南开、清华、人大、软件所、西交大、信工所、浙大、中南、中山等，另外附赠一些通用问题以及回答

《HMC7044 PLL调试详解：从问题到解决》 在电子系统设计中，锁相环（PLL）作为频率合成的关键元件，其性能直接影响系统的稳定性和精度。HMC7044是一款高性能的PLL集成电路，但在实际应用中可能会遇到无法锁定的问题，本文将深入探讨如何针对HMC7044 PLL1的锁定问题进行调试，以期提供有效的解决方案。 我们需要了解PLL1的基本硬件配置。在这个例子中，CLKIN0被设置为25MHz的单端时钟输入，CLKIN2则接收到25MHz的差分模式外参考时钟。OSCIN连接的是100MHz的VCXO（电压控制晶体振荡器），同样采用单端模式。这些配置为PLL提供了基本的工作环境。 然而，当PLL1无法锁定时，我们应从多个方面进行检查。仿真结果显示PFD（相位频率检测器）频率设定为6.25MHz，R1=4，N1=163，这表明了PLL的分频和倍频系数。在初始化HMC7044后，PLL2可以正常锁定，但PLL1出现异常，这提示我们问题可能出在PLL1的特定设置或输入信号上。 在调试过程中，我们发现参考时钟频率并非理想中的25MHz，而是略高，达到25.00294MHz。考虑到CVHD-950的调频灵敏度为25ppm/V，这意味着电压变化1V会导致频率变化25000Hz。通过示波器观察到PLL1的CP_OUT信号已达到3V左右，这可能是因为参考频率误差过大，导致VCXO无法调整到目标频率100.01176MHz。在3V控制电压下，VCXO只能达到100.0043MHz，与目标相差甚远。为验证这一假设，我们使用标准信号源提供25MHz参考时钟，发现PLL1成功锁定。 此外，我们发现HMC7044在差分模式下，只要参考时钟幅度超过300mV，就能稳定锁定。这为我们提供了进一步优化参考时钟信号的依据。 总结HMC7044 PLL1成功锁定的必要条件： 1. **电源稳定性**：确保所有电源由低噪声LDO（低压降稳压器）提供，以降低电源噪声对PLL性能的影响。 2. **参考时钟精度**：PLL1的参考时钟必须保持在允许的偏差范围内，与VCXO的频率范围匹配，以保证锁相环的稳定工作。 3. **PLL1环路稳定性**：环路带宽应在20Hz到200Hz之间，相位裕量在45度到90度，确保环路稳定并能快速锁定。 4. **PLL2环路稳定性**：PLL2的环路带宽需保持在窄带200KHz左右和宽带650KHz左右，同样要求相位裕量在45度到90度，以保证其对主环路的稳定支持。 5. **寄存器参数配置**：正确设置HMC7044的寄存器参数至关重要，它们决定了PLL的工作特性，如分频、倍频系数等。 通过对HMC7044 PLL1的深入调试，我们可以了解到，锁定问题往往涉及到多个因素，包括硬件电路的精确度、参考时钟的稳定性以及软件配置的准确性。只有全面考虑并细致调整这些因素，才能确保PLL的有效工作。对于其他类似的PLL调试问题，也可参照这些步骤进行排查和解决。