上传的是rar压缩包,只需要解压就好,因为里面有三个文件,所以需要压缩。 包括: 综合性实验报告(文档) Multisim电路图(软件电路图) 电路截图
【EDA】SEQ_DETECTOR序列检测器Verilog及testbench
2021-07-15 09:07:12 14.55MB Verilog eda
1
基于MATLAB的伪随机序列检测的实现.pdf
2021-07-04 17:02:32 1.4MB MATLAB 数据分析 数据应用 软件开发
EDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.doc
2021-06-26 01:06:14 702KB FPGA CPLD EDA VERILOG VHDL
1
本电路为1110序列检测电路: 电路能精准地辨别出数据序列中的1110序列. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的数据序列检测电路打下基础.
2021-06-18 08:39:37 149KB 数字电路
1
此 zip 文件包含用于 GMSK 的所谓“最大似然序列检测”的常规和快速版本。 它采用维特比算法来解决 MLSD 问题。 GMSK的网格呈减少状态,如必要的论文所写,并且本文以我为参考。 有相干和非相干接收器。 事实上,相干/非相干接收器使用相同的结构,但采用“遗忘因子”方法来产生差异。 数学背景和参考资料可以在项目网站上找到。 有两个测试文件。 “GMSK_MLSD_test.m”脚本更直接易懂,它仅使用for循环来解决维特比算法。 “GMSK_MLSD_fast_test.m”采用了一些卷积技巧来减少计算时间,与常规脚本相比,它快了大约 2 倍。 这本质上是一种软输入硬输出类型的维特比算法,因此通过一些修改,它可以很容易地应用于使用维特比算法的任何类型的求解器。
2021-06-08 15:46:38 10KB matlab
1
1、 设计一个序列检测器,检测序列为“11101000”,检测到后,给出一个时钟周期的正脉冲。要求采用Moore状态机,使用HDL描述,使用ModelSim进行仿真。 2、 设计测试用序列发生器观察波形。
2021-06-07 18:42:06 378KB EDA FPGA 序列检测
1
本文针对单光子雪崩二极管水下光无线通信(OWC)系统中的序列检测,开发了一种基于重要性采样的期望最大化(EMIS)算法。 更具体地说,统计学习中的期望最大化(EM)算法为序列检测提供了一个通用框架,重要性抽样(IS)方法用于评估EM算法中所需的最小均方误差估计。 理论分析表明,所开发的EMIS算法通过低复杂度的逐符号检测实现了近乎最佳的性能。 仿真结果验证了所提出的EMIS算法的有效性。
2021-05-28 16:19:41 3.46MB 研究论文
1
基于FPGA的8位序列检测器设计,用于消除键盘抖动的电路检测装置,通过FPGA的功能仿真和实验检测与调试实现。
2021-05-22 19:54:28 1.37MB FPGA 8位序列检测器
1