基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验：RISCV，实现了addi、r、store、load、jmp指令
2022-05-09 10:58:51
11.68MB
1
本设计选用了目前应用较为广泛的Verilog HDL硬件描述语言,实现对路口交通灯系统的控制器的硬件电路描述。这种硬件电路描述在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译,仿真,并下载到CPLD器件上进行编程制作,实现了交通灯系统的控制过程。
2022-05-07 17:28:18
325KB
1
基于verilog的CNN卷积神经网络实现，平台ISE，提供coe格式的权值参数。包括3个层，每一个层都有卷积层，池化层，激活层。需要设置rom核来调用coe文件。平台为ISE14.7
2022-04-22 12:05:31
948KB
verilog编写的UDP数据包组帧程序，输入数据为16位，UDP数据长度，源IP、目的IP、源端口、目的端口可调，输出UDP包为16位；
2022-04-19 13:37:38
6KB
1
基于verilog的H264视频编解码开发
DF_top (clk,reset_n,gclk_DF,gclk_end_of_MB_DEC,gclk_DF_mbAddrA_RF,gclk_DF_mbAddrB_RAM,
end_of_BS_DEC,disable_DF,mb_num_h,mb_num_v,
bs_V0,bs_V1,bs_V2,bs_V3,bs_H0,bs_H1,bs_H2,bs_H3,
QPy,QPc,slice_alpha_c0_offset_div2,slice_beta_offset_div2,
blk4x4_sum_counter,blk4x4_rec_counter_2_raster_order,rec_DF_RAM_dout,
blk4x4_sum_PE0_out,blk4x4_sum_PE1_out,blk4x4_sum_PE2_out,blk4x4_sum_PE3_out,
DF_duration,end_of_MB_DF,DF_edge_counter_MR,one_edge_counter_MR,
DF_mbAddrA_RF_rd,D
2022-04-06 02:59:11
803KB
分析了模拟硬件描述语言Verilog-A的特点及模型结构，根据仿真速度和仿真精度的折衷考虑，设计实现了模拟开关、带隙基准电压源及运放的Verilog-A行为模型。根据数模转换器（DAC）的特性，基于Verilog-A设计了DAC参数测试模型，也建立8位DAC的行为模型。所有行为模型都在Cadence Spectre仿真器中实现了仿真验证。
2022-03-14 19:04:05
438KB
1
“第2章示例”目录：
例2-1.v————————书中例2-1的Verilog源代码；
例2-2.v————————书中例2-2的Verilog源代码；
例2-3.v————————书中例2-3的Verilog源代码；
例2-4.v————————书中例2-4的Verilog源代码；
例2-5.v————————书中例2-5的Verilog源代码；
“function”示例.v——书中关键字“function”示例的Verilog源代码；
“task”示例.v————书中关键字“task”示例的Verilog源代码；
=================================================================================
“第4章示例”目录：
8位乘法器.v——————书中8位乘法器的Verilog源代码；
74LS138.v——————书中74LS138的Verilog源代码；
D触发器.v——————书中D触发器的Verilog源代码；
除法器.v——————书中除法器的Verilog源代码；
基本RS触发器.v————书中基本RS触发器的Verilog源代码；
同步RS触发器.v————书中同步RS触发器的Verilog源代码；
数码管.v——————书中按键和数码管组成的输入输出电路的Verilog源代码；
=================================================================================
“第7章示例”目录：
avalon_pwm_source.zip：
Nios II系统中PWM外设源代码，其中：pwm_hw目录为Verilog源代码，pwm_sw目录为底层驱动程序
pwm_hw目录中包含文件：pwm_avalon_interface.v；pwm_register_file.v；pwm_task_logic.v为PWM外设的Verilog源代码，顶层文件是pwm_avalon_interface.v
pwm_sw目录中包含Nios II软件中需要应用的HAL目录和inc目录，test_software目录中含测试pwm外设用的程序
NiosII片外SRAM的Avalon-MM从设备接口.v：
为一个512K X 16bit的SRAM芯片接到Avalon总线从设备接口的Verilog源代码；
SRAM_16Bits_512K.rar：
Nios II系统中512K X 16bit的SRAM芯片外设源代码，其中SRAM_16Bit_512K.v为Verilog源代码；class.ptf为Avalon总线描述文件，mk_user_logic_SRAM_16Bits_512K.pl为该外设的描述文件；
第7章示例.rar：
为第7章Hello_LED的示例，使用Quartus II打开该工程。在software子目录下有相应的示例程序：Hello_LED；key；timer；UART
==================================================================================
“第10章示例”目录：
SOPC_PCI.rar：
为基于Nios II系统的数据采集卡设计实例，使用Quartus II打开该工程。
==================================================================================
“第11章示例”目录：
USB_Emulator.rar：
为基于Nios II系统的硬件在回路仿真器设计实例，使用Quartus II打开该工程。
==================================================================================
“SPI”目录：
SPI.v：
书中SPI接口外设的Verilog源代码；
spi_vhdl.zip：
SPI接口外设的VHDL源代码，详细说明请参考压缩文件中的readme.txt
==================================================================================
“UART”目录：
uart_verilog.rar：
UART接口外设的Verilog源代码，其中uart.v是顶层设计文件，txmit.v是数据发送模块Verilog源代码，rcvr.v是数据接收模块Verilog源代码；rcvr_tf.v是测试数据接收的Verilog源代码，txmit_tf.v是测试数据发送的Verilog源代码；
==================================================================================
“USB”目录：
usb2.rar：
USB接口外设的Verilog源代码，详细说明请参考压缩文件中usb_funct/doc/的usb_doc.pdf
2022-03-09 17:23:59
9.47MB
1