zynq中存在两个独立的ARM核，在很多应用场景中往往只需使用其中的1个核心即可。然而，对于复杂的设计，例如多任务，并行控制、处理等，单个核心将难以胜任。因此，为了尽可能发挥ZYNQ中双ARM核的优势和性能，进行双核应用的开发显得尤为重要。同时，也进一步为Xilinx下一代MPSOC多核异构处理器的使用打下基础。
2021-12-21 20:52:57
6.36MB
1
电子耳蜗是重度耳聋和全耳聋患者恢复听觉的最主要医疗装置。目前，耳聋患者对于电子耳蜗的要求越来越高，电子耳蜗体外装置的多功能和个性化设计是电子耳蜗的发展趋势。本设计采用双核语音处理和控制系统，具有多种形式语音输入、多种接口数据传输、多种程序和数据存储功能。同时，设计了功耗控制电路，可以根据发射线圈和接受线圈的距离，采用程序控制发射电流，对系统的功耗进行有效控制。经测试，本设计可满足对电子耳蜗多功能化和低功耗的要求。
2021-11-20 11:30:01
1.5MB
1
STM32H7双核CPU间通信
2个内核（ARM Cortex-M7和ARM-Cortex-M4内核）之间的处理器间通信的示例项目。
这个怎么运作
该示例演示了如何在两个内核之间实现通信以交换数据。 它使用共享RAM和2单独的环形缓冲区，在两个方向上的作用类似于管道（单输入，单输出）。 第一个缓冲区从CPU1到CPU2，第二个缓冲区从CPU2到CPU1。
SRAM4用作D3域中的共享RAM。 此RAM是首选的，建议将其用于双核STM32H7xx系列中的共享RAM，以实现CPU间通信。 它在两个CPU内核的两个域之外，不影响每个域的低功耗功能。
二手硬件
示例在下面列出的用于双核STM32H7系列的官方ST Nucleo板上运行。
STM32H7选项字节配置
STM32H7双核CPU必须配置一些选项字节才能正确运行该示例。 为此示例配置了示例：
CPU1（Cortex-M7）闪存地址
2021-11-19 17:14:20
1.05MB
1
MTK联发科双核7621带2.4G&5.8G双频WIFI， 2层板的参考设计原理图，需要PCB和BOM的请加我QQ2373387325
2021-11-10 17:49:57
343KB
1
OMAPL138 DSP+ARM双核视频教程 OMAPL138 SysLink IDE 工程的建立与调试.rar
2021-11-05 17:00:41
450.01MB
1
Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法_14063912
2021-11-04 22:00:59
137.38MB
1
Xilinx Zynq-7000嵌入式系统设计与实现：基于ARM Cortex-A9双核处理器和Vivado的设计方法Xilinx Zynq-7000嵌入式系统设计与实现：基于ARM Cortex-A9双核处理器和Vivado的设计方法
2021-10-11 21:11:45
158B
1