这个是基于DE0开发板的一个考试设计，做的是四位抢答器。适合初学者和考试设计的人下载使用，本程序经测试，下载到DE0上就可以显示和使用。如需要设计报告，请留言。谢谢下载

设计201405292100八路抢答器.ms10

Multism仿真

数电课程设计可用 给定元件 74LS148 74LS147 74LS373 74LS48 74LS30 74LS00 共阴极数码管 比电路图jpg强

本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482 技术要求 1．在所选择器件内完成八路抢答器的设计，要求设计完成后芯片具有抢答器的全部功能、包括显示和操作接口。 2．抢答器要求有八路抢答输入，抢答逻辑设计合理（具有抢答锁定），抢答编号显示，抢答成功指示，抢答完成后状态复位。 3．在相应的器件平台上完成设计的输入、编译、综合或适配通过。

本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482

本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482

1) 可同时供多名选手或多个代表队参加比赛，他们的编号分别是I0～In，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0～Sn。 2) 给节目主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。 3) 抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在LED数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。 4) 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间为0.5秒左右。 5) 参赛选手在设定的时间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。 6) 如果定时抢答的时间已到，却没有选手抢答时，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。

使用CD4511设计带锁存、显示功能的八路抢答器电路

八路抢答器Multisim仿真源文件+设计说明文档+AD原理图及器件清单: 元件清单.xls 原理图 参考设计报告.doc 抢答器.ms12 操作说明.doc 电路讲解.doc 设计思路.doc 八路抢答器设计思路 一、任务要求 1、总共有八位选手参与抢答； 2、当主持人没有按下开始时，任何抢答都无效； 3、当主持人按下开始按键后，开始30秒倒计时，此时任何选手都可以参与抢答； 4、当第一个选手抢答成功后，会显示选手的编号，同时倒计时停止，并且后面的其他选手抢答均无效； 5、当倒计时到最后五秒时，指示灯会闪烁，并且如果倒计时到0了还没有选手抢答，那么此次无效。 二、设计思路 本设计主要分成两大块电路：抢答电路和倒计时电路。 抢答电路要解决如下几个问题： 1、计算出选手的编号，这个可以采用8-3编码器。 2、要保证只有第一个选手的抢答是有效的，后面其他的无效，这个就需要采取锁存电路，当还没有任何人抢答的时候，锁存器是不生效的，处于直通的工作状态，当有第一个人抢答了，锁存器就开始起作用，将该号码固定下来，后面的即使有人抢答，其编号也无法通过锁存电路，实现该电路可以采用4个D触发器。前三个触发器用来输出选手编号，后面一个触发器用来控制锁存器的工作状态（是直通还是锁存），只需要让D触发器的CLK端控制得当，就可以实现锁存。 倒计时电路要解决如下问题： 1、秒脉冲产生电路，因为要以秒倒计时，所以需要一个秒脉冲电路，这个可以通过晶振分频或者555来搭建电路； 2、30秒的倒计时逻辑电路，可以通过两个十进制计数芯片级联形成； 3、倒计时电路跟抢答电路的联动，首先需要抢答开始的时候倒计时马上开始，抢答结束时，倒计时也要停止，这里只需要将抢答电路中的主持人开关信号跟最后一个D触发器的输出通过合适的逻辑电路来控制555的输出就可以做到。