基于FPGA的8路抢答器.zip

上传者: 44830487 | 上传时间: 2021-06-26 09:02:37 | 文件大小: 2.05MB | 文件类型: ZIP
本资料归于网络整理,仅供参考学习用。如有侵权,请联系删除!! qq:1391074994 1. 资料都是有论文和程序的,程序大部分是quartus的工程,有几个是ise或者vivado的工程,代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来,欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了,太多了!!40多个小项目。(一个包里面只有一个小项目哈) 4. 有的项目可能会有多个程序,因为用的代码有点差异,比如密码锁,就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别: 5. 报告的话博客专栏里面只是展示了一小部分。链接:https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482 技术要求 1.在所选择器件内完成八路抢答器的设计,要求设计完成后芯片具有抢答器的全部功能、包括显示和操作接口。 2.抢答器要求有八路抢答输入,抢答逻辑设计合理(具有抢答锁定),抢答编号显示,抢答成功指示,抢答完成后状态复位。 3.在相应的器件平台上完成设计的输入、编译、综合或适配通过。

文件下载

资源详情

[{"title":"( 5 个子文件 2.05MB ) 基于FPGA的8路抢答器.zip","children":[{"title":"说明!!重要.txt <span style='color:#111;'> 133B </span>","children":null,"spread":false},{"title":"3","children":[{"title":"基于FPGA的抢答器毕业设计..pdf <span style='color:#111;'> 1.22MB </span>","children":null,"spread":false}],"spread":true},{"title":"2","children":[{"title":"108272_FPGA的八位数字抢答器.md <span style='color:#111;'> 28.97KB </span>","children":null,"spread":false},{"title":"108272_FPGA的八位数字抢答器.doc <span style='color:#111;'> 1.23MB </span>","children":null,"spread":false}],"spread":true},{"title":"1","children":[{"title":"130724_八路抢答器","children":[{"title":"八路抢答器.doc <span style='color:#111;'> 425.50KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明