等精度频率计

2015全国大学生电子设计大赛F题数字频率计资料【国一】----资料包含FPGA源码以及STM32程序以及论文，设计思路，相关图片。

本文对基于单片机的数字频率计系统进行了研究。 首先在绪论中介绍了本课题的课题背景、研究意义及完成的功能。本系统是以单片机的基本语言C语言来进行软件设计，51的编程语言常用的有二种，一种是汇编语言，一种是C 语言。汇编语言的机器代码生成效率很高但可读性却并不强，复杂一点的程序就更是难读懂，而C 语言在大多数情况下其机器代码生成效率和汇编语言相当，但可读性和可移植性却远远超过汇编语言，而且C 语言还可以嵌入汇编来解决高时效性的代码编写问题。综合以上C 语言的优点，我在编写本系统程序时选择了C 语言。正文中首先介绍了系统的总体设计思路，然后简单描述系统硬件工作原理，且附以系统硬件设计框图；接着具体描述了系统的软、硬件设计，仿真结果，误差分析；最后对本次设计做出了简单的总结、并且提出一些教学建议，文档还附上了本次系统设计的电路原理图、PCB图及元器件清单。 本文撰写的主导思想是软、硬件相结合，以硬件为基础，来进行各功能模块的编写。

单片机制作频率计----汇编at89c52，制作简单，精度较高

stm32作为主控芯片，实现对小信号的频率测量，采用测频发和测周法相结合，精度高速度快

《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业，内含完整报告，代码，PCB和原理图，压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件，使用Verilog 程序编写。 频率计的核心测频模块采用了基于 FPGA 大规模可编程逻辑器件的 EDA 设计技术，依据自上而下的设计方法，将测频模块按照实现功能的不同划分成了多个子模块，用 Verilog 程序实现了每个子模块的功能，最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整 Verilog 程序设计。 可以参考

基于fpga的等精度测量频率计，满足15年电子竞赛E题所有指标，测量精度高，代码有详细注释并包含课程报告。

本资料有完整的原理图PCB和代码，成功测到150KHz，可满足课设要求，更有100本专业相关电子书籍下载链接相送

555产生一个100KHz的方波，且频率在50KHz-200KHz之间可调；采用proteus仿真，单片机能够获取其频率和占空比，并在液晶屏上显示。