搜索【(Verilog)】的结果

FPGA（verilog）写的sigma-delta adc.rar

基于FPGA（verilog语言）写的sigma-delta ADC

2022-10-31 23:02:20 4KB fpga verilog ADC sigma-delta

1

ram_16_32_256_16位进32位出_深度256_fpgaram_verilog_

fpga RAM读写操作，16进，32出，深度为256，语言为verilog，平台vivado。

2022-10-31 21:55:56 53.35MB 16位进32位出 深度256 fpgaram verilog

1

JPEG解码器的硬件语言描述，主要的描述语言是verilog,用硬件结构实现了解码功能。

2022-10-31 19:52:55 195KB jpeg解码_verilog jpeg_verilog_解码 jpeg解码verilog verilog

1

基于Verilog的VGA显示，可直接运行

2022-10-31 18:00:43 13KB fpga Verilog VGA

1

Verilog的135个经典设计实例_verilog_

Verilog的135个经典设计实例，基础做起，未来可期

2022-10-31 17:55:48 5.52MB verilog

1

实现流水灯的控制verilog程序，源程序vivado 2015.4

2022-10-31 15:47:16 7.1MB verilog流水灯 verilog_流水灯 vivado_led vivado_流水灯

1

中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。

2022-10-31 15:00:31 1KB verilog_vivado wh2 vivado vivado中值滤波

1

基于verilog 的跑表器设计

代码可直接运行，内含测试程序

2022-10-31 14:04:43 4.03MB Verilog 跑表器 FPGA

1

CAN驱动器-MCP2515-接口程序-Verilog,mc33152驱动电路图,Vivado

CAN驱动器-MCP2515-接口程序-Verilog

2022-10-31 09:27:02 9KB mcp2515 CAN-verilog；MCP2515

1

Multi_cpu.zip_Vivado CPU_cpu_cpu verilog_多周期CPU_多周期CPU vivado

多周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado

2022-10-30 19:54:11 232KB vivado_cpu cpu cpu_verilog 多周期cpu

1