请求页式管理缺页中断模拟设计--FIFO、OPT 页式段式管理

第一题：模拟分页式存储管理中硬件的地址转换和产生缺页中断。 第二题：用先进先出（FIFO）页面调度算法处理缺页中断。

上传了CY7C68013a的slavefifo的固件源代码，keil编写，以及使用FPGA向EP6端点写数据的verilog源代码，本人亲测，没有错误，可以编译成功，需要的朋友快快下载

设计一个请求页式存储管理方案。并编写模拟程序实现之。要求包含： 1.过随机数产生一个指令序列，共320条指令。其地址按下述原则生成： ①50%的指令是顺序执行的； ②25%的指令是均匀分布在前地址部分； ③25%的指令是均匀分布在后地址部分； #具体的实施方法是： 在[0，319]的指令地址之间随机选区一起点M; 顺序执行一条指令，即执行地址为M+1的指令； 在前地址[0，M+1]中随机选取一条指令并执行，该指令的地址为M’; 顺序执行一条指令，其地址为M’+1； 在后地址[M’+2，319]中随机选取一条指令并执行； 重复A—E，直到执行320次指令。 2.指令序列变换成页地址流 设：（1）页面大小为1K； 用户内存容量为4页到32页； 用户虚存容量为32K。 在用户虚存中，按每K存放10条指令排列虚存地址，即320条指令在虚存中的存放方式为： 第0条—第9条指令为第0页（对应虚存地址为[0，9]）； 第10条—第19条指令为第1页（对应虚存地址为[10，19]）； 。。。。。。。。。。。。。。。。。。。。。 第310条—第319条指令为第31页（对应虚存地址为[310，319]）； 按以上方式，用户指令可组成32页。 3.计算并输出下述各种算法在不同内存容量下的命中率。 FIFO先进先出的算法 LRU 最近最少使用算法 OPT最佳淘汰算法

fpga verilog-HDL slave fifo 源程序

本程序主要是Verilog HDL语言编写的FIFO程序，主要实现数据的缓冲写入和读取的功能，FIFO的存储深度可通过修改程序中相关的参数来进行实现，有利于方便修改。

页面置换算法的模拟程序。用随机数方法产生页面走向，根据页面走向，分别采用FIFO和LRU算法进行页面置换，统计缺页率。

这是一个自己完成软件工程的操作系统课程课程设计题目：此程序用于模拟虚拟磁盘页面置换算法，实现了FIFO页面置换算法和LRU页面置换算法，获得课程设计优秀的好成绩

模拟先进先出FIFO，最佳置换OPI和最近最久未使用LRU页面置换算法的工作过程 报告册和源程序

STM32上12864上显示二维码的显示,完整工程（保护原理图），本产品是属于个人开发的一个案例经过实践但是目前未上市，所以如果你完全按本工程操作的化，理应能够实现其功能，另外本工程中包含里语音KT404A串口语音驱动芯片的实现，FIFO消息队列缓冲的实现，串口操作部分采用USART-DMA的实现.