曼彻斯特编码技术用电压的变化表示“0”和“1”。规定在每个码元中间发生跳变。高→ 低的跳变表示“0”,低→ 高的跳变表示为“1”,也就是用“01”表示“0”,用“10”表示“1”。每个码元中间都要发生跳变,接收端可将此变化提取出来作为同步信号,使接收端的时钟与发送设备的时钟保持一致。
2019-12-21 19:31:27 3KB 曼彻斯特 编码 verilog
1
FPGA实现双口arm的读写,详细代码介绍,注释,零基础也能收获
2019-12-21 19:30:22 256KB FPGA实现  读写 Verilog
1
很好的参考资料,对于学习编写verilog的曼彻斯特编码很有帮助
2019-12-21 19:28:53 387KB 曼彻斯特编码 verilog
1
FPGA用Verilog 程序实现VGA视频转换为PAL制式视频输出
2019-12-21 19:28:05 3.21MB PAL
1
verilog实现的冒泡排序法 简单易懂适合初学者
2019-12-21 19:25:47 2KB verilog 冒泡排序
1
verilog实现的PCM模块 verilog实现的PCM模块 verilog实现的PCM模块
2019-12-21 19:25:00 3KB verilog PCM
1
在ISE开发环境下对HDB3码的编解码的Verilog实现,包含所有工程文件。
2019-12-21 19:24:17 3.06MB HDB3 Verilog HDL ISE
1
基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件
2019-12-21 18:58:46 7KB Montgoery RSA FPGA
1
本人写的基于FPGA的LCD1602显示模块。经过本人测试,已经用在项目中。
2019-12-21 18:58:09 1.22MB LCD1602 Verilog
1
这是采用verilog HDL编程实现的128位AES CMAC模式密码算法,附有testbench,很好的代码。
2019-12-21 18:57:21 166.49MB AES算法 CMAC实现 verilog代码
1