用于 MinGW/MSYS 下的 MIPS 交叉编译器，默认指令集为 mips32r2。

本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。

华中科技大学计算机组成MIPS CPU设计（必须），1-4关资源，后面的我也没用过

MIPS 汇编入门

1、了解单周期MIPS CPU架构，为程序设计控制器。 2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计》

C语言编译器 lex和yacc编写的c语言编译器 词法分析与语法分析的原始文件扩展： ://www.quut.com/c/ANSI-C-grammar-l-1998.html和 实现了C语言除了struct和指针几乎所有的语法。 运行 环境要求：flex bison g ++ 11 python3 中间代码生成 Windows命令行输入： flex compiler.l bison -vdty compiler.y g++ -std=c++11 -o compiler tree.cpp Praser.cpp innerCode.cpp tools.cpp codeOptimize.cpp lex.yy.c y.tab.c compiler.exe test/test.c 或者 makefile.bat 目标代码生成 进入objectcode文件夹，命令行输入 python objectcode.py objectcode.py读取的源文件为inter.txt，生成的mips汇流编码在result.asm文件中 中间代码格式定义 语法 描述 标签1： 定义标签label1 功能f：

----------------V4.0更新说明--------------- 1、【UI】全新的UI和交互呈现，优化UI的整体和局部刷新，同时主导航和列表分组可进行收缩和打开操作，整体信息展示和查找更加便捷和高效； 2、【首页】全新首页界面，增加更加便捷的设备统计信息、素材资源统计信息，以及节目和系统存储的使用信息等； 3、【编辑器】 1- 【UI】全新的节目编辑器，所见即所得，功能更强大，节目制作更容易更便捷； 2- 【场景】支持场景直接预览，每个场景缩略图与编辑区内容显示一致，并可将单个场景保存为节目模板，同时还能进行场景复制； 3- 【文字元素】文字元素支持粗体、斜体、下划线、中划线，居左/中/右及背景颜色等属性设置； 4- 【天气元素】全新的天气元素，增加城市湿度、风速等数值，以及更新时间显示； 5- 【时间元素】更多的日期-时间呈现类型选择，并且可对时间的文字大小、颜色和背景颜色设置； 6- 【音频元素】将音频元素修改为场景背景音乐，使用更加方便； 7- 【HDMI IN】支持HDMI IN元素添加和发布； 8- 【互动更新】按钮、图片、视频等基本元素均支持互动交互操作，可设置场景跳转链接、点击全屏预览、第三方网站跳转、场景内动态场景链接，以及第三方APK链接跳转功能； 4、【节目列表】全新的节目缩略图列表模式，支持单个节目编辑、一键发布、复制、预览、关联设备查看等功能； 5、【播放列表】全新的节目发布方式，支持多个节目多个素材混合进行发布，让节目发布过程更灵活更简单高效； 6、【发布模式】全新的内容发布模式，支持首要循环和垫片循环两种模式，首要循环支持追加、置顶和替换三种循环播放模式； 7、【素材列表】增加缩略图列表模式，方便素材快速查找和浏览，同时每个图片和视频支持放大预览； 8、【设备管理】 1- 整体功能交互优化，将设备操作功能整体进行了分类，且单双屏不再分开独立显示，使操作使用更加方便； 2- 增加设备节目日程信息、关联节目，对设备下的节目管理更加直观； 3- 增加详细操作日志记录，使得设备管理更加可靠和直观； 4- 引入日志存储管理策略，使得对设备的存储管理更加有效便捷； 9、【系统设置】增加数据库端口配置修改功能，优化系统用户详细操作记录功能； 更新须知： 由于4.0编辑器、节目和发布模块全新升级，已经不再兼容3.0之前（含3.0）所有版本的原有节目和发布信息， 升级后原有节目和发布信息将不能再使用，但会保留原有节目和发布相关的数据信息，还请各位尊敬的客户 在升级时注意，谨慎更新！

MIPS体系结构透视（see MIPS run)（英文版PDF+中文版PDF)

基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现

包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移，在同一个.circ文件中 包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表。 还有相关的.jar等相关文件 以及包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表的课程设计文档