verilog实现RTC功能，可直接用于芯片开发中。
2022-11-08 15:57:48
1.36MB
1
verilog实现watch dog，可直接用于芯片开发中。
2022-11-08 15:54:56
1.72MB
1
1000M以太网UDP协议在FPGA的实现源码，测试通过
2022-11-08 15:41:59
8.31MB
1
秒表_SoC
20/10/2019
基于FPGA的SoPC的设计，用于计数和查看秒和百分之一秒。 SoPC的概念是基于FPGA的计算机和视觉化的第二部分及第二位的概念。
语言和工具：VHDL，嵌入式C，Quartus II，FPGA Altera DE1 Cyclone II
有关更多详细信息，请检查以下文件：SoC_stopwatch / stopwatch.html
2022-11-08 15:36:29
10.9MB
1
千兆以太网收发verilog编写，rtl8211芯片，GMII接口传输，适合各种fpga控制芯片，udp广播形式传输，高效
2022-11-08 14:40:23
10KB
1
verilog实现计时器timer，可直接用于芯片开发中。
2022-11-08 14:38:44
1.54MB
1
Verilog 实现2相4线步进电机驱动，可控制电机的使能、方向、转动脉冲数!
2022-11-08 10:13:13
2KB
1
本代码实测稳定，基于altera quartus 平台。ad采样频率500K,分辨率16bit 外接4.0924M晶振。本代码只配置了通道1转换，稍作修改可以双通道同时转换。
2022-11-08 09:53:41
9.53MB
1