1)篮球比赛上下半场各20分钟，要求能随时暂停，启动后继续计时，一场比赛结束后应可清零重新开始比赛。 (2)计时器由分、秒计数器完成，秒计数器为模60，分计数器应能计至40分钟。 (3)“分”、“秒”显示用LED数码管，应配用相应译码器。 (4)人工拨动开关来控制计时器的启动/暂停。 (5)半场、全场到自动会有相应的提示

设计一个十字路口的交通灯控制器，能显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。用两组红、黄、绿三种颜色的灯分别作为东西、南北两个方向的红、黄、绿灯。变化规律为：东西绿灯亮，南北红灯亮→东西黄灯亮，南北红灯亮→东西红灯亮，南北绿灯亮→东西红灯亮，南北黄灯亮→东西绿灯亮，南北红灯亮……，这样依次循环。

自述文件 该项目将描述如何在zybo板上运行 。 zybo和zc702之间的主要区别是： zybo上的DDR内存为512MB，而zc702的DDR内存为1GB Zc702上有某些zy2没有的ii2设备。 zybo上的以太网PHY控制器与zc702使用的以太网PHY控制器不同。 基于此，需要在以下方面进行更改： 设置一个新的vivado项目，并为zc702导入设计，并为zybo板生成新的hdf和位文件。 更改启动参数以限制CPU0上的linux仅使用384MB的DDR内存。 为zybo上的设备更新system-top.dts。 必须更改CPU1的板级支持软件包（bsp），以将DDR内存的使用限制为低至128MB（0x18000000至0x1fffffff）。 如何使用此套件 基本上，该软件包的布局与xilinx提供的布局相同。 区别在于： 已经为zybo创建了工作目录。 目

vhdl语言，SCALER算法 支持行场同步

网上比较多的是翻译版的FIFO原理讲解，这里上传的是英文原版。这里把三部分内容整合在一起，方便阅读。

VHDL语言的串口发送、串口接收模块，可供初学者直接调用，在CPLD上测试成功

本文档是8线3线优先编码器的设计资料。   实验目的和要求 复习编码器的原理，掌握编码器的设计实现方法，设计实现数字系统设计中常用的8线-3线优先编码器，逐步学会熟练运用MAX+PLUSⅡ或Quartus II软件，熟悉EDA的VHDL程序设计方法、学习掌握组合逻辑电路的VHDL描述方法，进一步掌握应用EDA常用工具进行组合逻辑电路的设计、分析、综合、仿真等的技巧。   二、实验主要仪器和设备 1. 计算机及操作系统 2. MAX+Plus II或Quartus II软件 3. 编程电缆（可选）

FPGA通过模拟SPI接口读取ADS7883或者ADC121S101的转换结果，对于其他类型的SPI接口的AD有参考意义~

VHDL入门·解惑·经典实例·经验总结

用VHDL语言开发FPGA的完整流程.pdf，这是一份不错的文件