组合逻辑电路83优先编码器的VHDL描述方法

上传者: 38657115 | 上传时间: 2022-05-03 18:34:08 | 文件大小: 358KB | 文件类型: DOC
本文档是8线3线优先编码器的设计资料。

 

实验目的和要求

复习编码器的原理,掌握编码器的设计实现方法,设计实现数字系统设计中常用的8线-3线优先编码器,逐步学会熟练运用MAX+PLUSⅡ或Quartus II软件,熟悉EDA的VHDL程序设计方法、学习掌握组合逻辑电路的VHDL描述方法,进一步掌握应用EDA常用工具进行组合逻辑电路的设计、分析、综合、仿真等的技巧。

 

二、实验主要仪器和设备

1. 计算机及操作系统

2. MAX+Plus II或Quartus II软件

3. 编程电缆(可选)

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明