本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。绝对原创。
2019-12-21 19:45:53
1.08MB
1
最近在学习《计算机原理与设计：Verilog HDL版 李亚民》，书中有完整的verilog代码（但不包括testbench），包括ALU设计（第四章），单周期CPU设计（第五章），多周期CPU设计（第7章），流水线CPU设计（第8章），FPU设计（第9章）
2019-12-21 19:40:41
49KB
1
CRC检验码是最常用的，用来检测数据传输是否出错，所以掌握是必备的
2019-12-21 19:36:44
11.2MB
1
最新Quartus II 15和配套最新modelsim10.3d 15版本破解，本人已验证
2019-12-21 19:34:02
694KB
1
支持win64的modelsim,questasim的gcc编译器，可以在64位windows环境下编译UVM的库。
2019-12-21 19:27:28
35.09MB
1