Intel 单 CPU 芯片组上电时序分析
以 LA-B162P为例（迅维网－－黄鑫船制作）
目录－－－－－－－－－－－－－－－第 1 页
序言、单 CPU 芯片组架构－－－－－－第 2页
一、隔离保护电路分析－－－－－－－第 3 页
二、待机电路分析－－－－－－－－－第 8页
三、触发上电电路－－－－－－－－－第 16页
四、复位电路－－－－－－－－－－－第 23 页
五、总结－－－－－－－－－－－－－第 25 页
共 25 页
2022-01-25 21:31:15
3.72MB
1
Xilinx FPGA GTX的DRP的时序配置模块，有如下特性：
1）使用verilog hdl语言编写；
2）对DRP动态可重配置，可读可写；
3）地址数据可根据需求自己更改
4）用户端口与GT*端口分开，互补干扰
2022-01-24 19:07:58
6KB
本人在画时序图的时候，发现直接自己组合组件和模块效率低下，很慢，在网上找的资源，供大家下载，将下载后的组件放到C:\Users\Administrator\Documents\我的形状，直接在visio中打开就行，组件包括状态机组件，逻辑组件，FPGA组件等
2022-01-24 19:01:00
160KB
1
数字电路画图工具，主要应用于电路设计的时序分析等。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2022-01-21 09:03:42
1.24MB
1
timegen 是一款实用的画时序图工具，软件提供了直观的用户界面和丰富实用的绘图工具，可以帮助用户轻松绘制各种序列图、顺序图、循序图等，同时timegen还拥有实用的快捷键操作功能，能够让你绘图时序图更加轻松，且可以自由设置各个文本框的属性字体样式、字体 大小和颜色等。
2022-01-18 22:03:40
1.25MB
1
visio模板，在visio中导入即可。
用途：在visio中画时序图、状态转移图、逻辑连接图。
包括：（1）时序图相关。如上升沿，下降沿，时钟信号等；
（2）逻辑连接图相关。如加法器，乘法器，多路复用器，触发器等；
（3）状态转移图相关。如状态框，以及状态框之间的连接线。
2022-01-17 20:01:33
122KB
1