Vivado下用Verilog编写的带冒险的5级MIPS流水线设计，包含测试文件

系统硬件综合设计 设计并实现一个多周期和流水CPU。 1.若干段流水、可以处理冲突。 2.三种类型的指令（R类，I类，J类指令）若干条。 3.CPU指令集（MIPS、ARM、RISC-V等均可）不限

MIPS32的汇编指令详细解释，并通过代码例子来说明，很易懂，很全面的MIPS开发的资料，英文版

educoder平台谭志虎《计算机组织与结构》控制器设计4-1MIPS CPU设计(HUST) 利用运算器实验，存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及 Logisim 中其它功能部件，构建一个3232位 MIPS CPU 单周期处理器。数据通路 要求支持88条 MIPS 核心指令，最终设计实现的 MIPS 处理器能运行实验包中的冒泡排序测试程序 sort.asm，该程序自动在数据存储器00~1515号字单元中写入1616个数据，然后利用冒泡排序将数据升序排序，要求统计指令条数与 MARS 中的指令统计数目进行对比。

【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

简易的处理器

完成存储扩展设计后，可以在寄存器文件自动测试电路中进行测试，电路会自动进行评分，确认实验完成正确后，可利用文本编辑工具打开 storage.circ ，将所有文字信息复制粘贴到 Educoder 平台的 storage.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，

单周期MIPS CPU设计 微程序地址转移逻辑设计 MIPS微程序CPU设计 硬布线控制器状态机设计 多周期MIPS硬布线控制器CPU设计（排序程序）

华中科技大学计算机组成原理实验，EduCoder平台存储系统设计实验，1,2,3,5关可直接通关，中国大学mooc里面可以搜到logisim教程哦。

see mips run 中文版关于mips体系结构的详细讲解