用$shm_probe设置信号探针
在$shm_probe中使用scope/node对作为参数。参数可以使用缺省值或两个参数都设置。例如：
$shm_probe( ); 观测当前范围(scope)所有端口
$shm_probe(“A”); 观测当前范围所有节点
$shm_probe(alu, adder); 观测实例alu和adder的所有端口
$shm_probe(“S”, top.alu, “AC”); 观测：
(1): 当前范围及其以下所有端口，除库单元
(2)：top.alu模块及其以下所有节点，包括库单元
2022-11-16 14:43:03
545KB
1
CAN BUS总线的FPGA实现源代码(Verilog语言),可供学习及设计参考。
2022-10-21 16:48:00
29KB
使用UltraEdit进行Verilog语言编辑配置文件，包括已经配置好的文件和方法，一键式操作
2022-08-25 18:01:24
263KB
1
对同一变量进行多次赋值
在一个以上always块中对同一个变量进行多次赋值可能会导致竞争冒险，即使使用非阻塞赋值也可能产生竞争冒险。在下例中，两个always块都对输出q进行赋值。由于两个always块执行的顺序是随机的，所以仿真时会产生竞争冒险。
深圳大学信息工程学院
2022-08-25 17:53:27
447KB
1
基于FPGA的verilog语言的双人对战井字棋程序，用8x8的双色点阵显示，4x4的矩阵键盘1~9实现双人对战，只有一个bug，不能判断输赢！！！！！
2022-06-25 09:08:10
4.26MB
1
verilog实现TDC，高精度时间数字转换器，xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。
2022-06-21 10:28:57
20.58MB
一个压缩包,里面含有 Verilog源码和课设报告两个文件夹 源码有六个实验 1/2分频器 触发器 全加器 8位比较器 等 还有个自选题存储器 实验报告 包括实验目的,实验题目,实验要求,仿真图分析,实验心得等 直接就可以用了
2022-06-17 01:39:41
300KB
1