Ascend CANN Parser（简称parser）配合TF_Adapter、 ATC工具、IR构图等使用，开发者通过以上工具，借助parser能方便地将第三方框架的算法表示转换成Ascend IR，充分利用昇腾AI处理器卓越的运算能力。

多部分表单数据解析器 特征 没有依赖关系 处理数据块-无需缓冲整个请求 几乎没有内部缓冲。 缓冲区大小不超过边界大小（〜60-70字节） 作为 HTTP服务器的一部分进行了测试。 基于可实现。 受到的的启发。 用法（C） 该解析器库可与多个回调一起使用，用户可以在应用程序初始化时对其进行设置。 multipart_parser_settings callbacks; memset (&callbacks, 0 , sizeof (multipart_parser_settings)); callbacks.on_header_field = read_header_name; callbacks.on_header_value = read_header_value; 这些函数必须与multipart-parser头文件中定义的签名匹配。 对于这个简单的示例，我们将仅使用两个可

C++ Header Parser by Python，C++头文件解析器。 可以解析C++头文件，很方便的从中提取出： include define enum class namespace variable function （public/private） 甚至注释等。 输出可以按照需求自定义，比如txt或者xml等。 自定义需求当然需要自己改改代码：tojson.py。 是一个大佬写的，不是我自己写的，我试用了之后感觉不错，推荐给大家。 不过里面好像也有bug，就是注释的提取和我们通常的习惯稍有不同。 但是不关系注释提取的基本没有影响。 谁有空了也可以把这个问题调一调自己修改一下。

对arm架构（如高通平台）死机问题进行解析分析。该脚本中包含了对应交叉编译工具的下载。

RDFLib RDFLib是用于的纯Python软件包。 RDFLib包含使用RDF所需的大多数功能，包括： RDF / XML，N3，NTriples，N-Quads，Turtle，TriX，Trig和JSON-LD的解析器和序列化器（通过插件）。 可以由许多Store实现中的任何一个实现支持的Graph接口 在Berkeley DB上存储用于内存中存储和持久性存储的实现 一个SPARQL 1.1实现-支持SPARQL 1.1查询和更新语句 RDFlib软件包家族 RDFlib社区维护了许多具有不同用途的与RDF相关的Python代码存储库。 例如： -RDFLib核心 围绕SPARQL服务的简单Python包装器，以远程执行查询 基于LODE的使用Python和模板的OWL本体文档工具。 一个RDFLib插件，它是JSON-LD的实现 请在此处查看所有软件包/存储库的列表：

DOAP 解析器 解析 DOAP (RDF/XML) 文件并将其转换为 JSON 文档。 例子 我们可以将 Apache Camel DOAP 文件： : 转换为以下 JSON 文档： { " homepage " : " http://camel.apache.org/ " , " license " : " http://usefulinc.com/doap/licenses/asl20 " , " maintainer " : [ { " name " : " Christian Mueller " , " email " : " cmueller@apache.org " } ], " sys_project_name " : " Apache Camel " , " sys_created " : " 2008-12-17 " ,

到目前为止的工作： 我能够解析简单的 pcap 文件并将流信息传递给 R。有一些棘手的数据包头（例如 802.1q VLAN 和其他）我还无法解析。 R 接口的工作原理如下： read_pcap_file(filename, print_debug_info) 这将创建在 C 世界中可用的流表。 我现在只支持解析 1 个 pcap 文件。 get_flow_table() 这会打印每个流带有 flow_id 的流表。 flow <- get_flow_info(flow_id) 这会在 R 中为特定流创建流数据帧。 作为如何访问/绘制流信息的示例，我提供了两个函数 plot_flow_initiator_seq (flow) & plot_flow_responder_seq (flow) 这些在 x 轴上绘制时间戳，在 y 轴上绘制 tcp 序列 num，用于流的两个方向（发起者 =

enju parser enju parser

Surelog SystemVerilog 2017预处理器，解析器，UHDM编译器。 提供IEEE Design / TB VPI和Python AST API。 目标 该项目旨在提供完整的SystemVerilog 2017前端：预处理器，解析器，设计和测试平台的详细说明。 应用领域 Linter，模拟器，综合工具，正式工具都可以使用此前端。 它们可以开发为插件（与之链接），也可以使用该前端作为使用磁盘序列化模型（UHDM）进行编译的中间步骤。 介绍 为这个项目做贡献 该项目向任何用户开放！ 从商业供应商到Verilog爱好者，都欢迎您。 我们开始在“下维护一份有助于贡献的想法清单 特征 预处理器和解析器使用Antlr 4.72作为解析器生成器。 使用Google Flatbuffers将预处理器和解析器AST持久化在磁盘上，从而实现增量编译。 该工具内置线程安全功能，并执行多线

tegrastats_parser 一种简单的python算法，用于运行Tegrastats，然后从获得的带有时间戳的日志文件中解析数据。 命令行选项： --interval，-i（type = int，默认= 1000，help ='积分器的记录间隔，以毫秒为单位'） --log_file，-f（类型=字符串，默\u8ba4='output_log.txt'，help ='积分器数据的日志文件名'） --only_parse，-p（help ='在不运行tegrastats的情况下解析tegrastats日志文件'） --graph，-g（help ='从已解析的statstats数据绘制一些有用的图形'） 使用情况不生成图 python main.py --interval --log_file