Xilinx FPGA GTX的DRP的时序配置模块，有如下特性：
1）使用verilog hdl语言编写；
2）对DRP动态可重配置，可读可写；
3）地址数据可根据需求自己更改
4）用户端口与GT*端口分开，互补干扰
2022-01-24 19:07:58
6KB
如果你用的集成显卡，考虑下config文件参数！
______________________________________________________________
电脑型号 X64 兼容 台式电脑 (扫描时间：2019年02月26日)
操作系统 Windows 10 精简版 64位 ( 4.09.00.0904 )
处理器 英特尔 第四代酷睿 i5-4590 @ 3.30GHz 四核
主板 华擎 B85 Pro4 ( 英特尔 Haswell - Lynx Point )
内存 8 GB ( 威刚 DDR3 1600MHz )
主硬盘 金士顿 SHFS37A120G ( 120 GB / 固态硬盘 )
显卡 Nvidia GeForce GTX 1060 3GB ( 3 GB / 索泰 )
显示器 冠捷 AOC2491 2491W ( 23.4 英寸 )
光驱 PLDS DVDROM DH16D8SH DVD光驱
声卡 瑞昱 ALC892 @ 英特尔 Lynx Point 高保真音频
网卡 英特尔 Ethernet Connection I217-V / 华擎
2022-01-22 00:37:16
96.5MB
1
米联客 3G-SDI GTX方案 MPSOC ZYNQ实现
2021-12-16 10:01:16
7.72MB
1
这是一个用户接口格式为framing格式的aurora协议工程，配合博客使用：https://reborn.blog.csdn.net/article/details/106088264
详细分析在博客上。
2021-12-09 14:10:20
25.37MB
1
Xilinx 7 高速收发器GTX/GTH的官方使用文档，很详细。
2021-11-12 11:04:04
14.05MB
1