设计一个奇偶检验器，要求模拟串行数据输入，并可对其进行奇偶校验。例如对于1位开始位、8位数据位和1位奇偶校验位的10位串行数据，由1个按键根据时序逐个输入，数码管应实时提示当前应输入的数据序号；奇校验或偶校验模式应能设置，odd代表奇校验，eve表示偶校验；显示格式例子：显示odd-9表示当前模式为奇校验，当前应输入第9位(即数据位的第8位)数据；显示odd-PASS则表示奇校验通过;显示odd-FFFF则表示奇校验失败。校验通过时发出嘀-嘀-嘀三声提示。

本设计是利用 VHDL 硬件描述语言设计 CRC 发生器和校验器 。12 位信息加 5 位 CRC 校验码发送 、 接收 ,由两个模块组成 ,CRC 校验生成模块 ( 发送) 和 CRC校验检错模块 ( 接收) ,采用输入,输出都为并行的 CRC校验 生 成 方 式 。产 生 此 CRC 码 可 利 用 Peterson 和Brown 提出的移位寄存器电路实现 。初始时置各寄存器为 0 ,信息位串从高位起逐位输入电路 ,每送入一位就进行一次异或操作和循环移位 ,由于信息位串为 12 位 ,所以经过 12 次操作后 ,4 个寄存器中的值就是冗余位 。