介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，体现出了“硬件设计软件化”的新趋势。
2022-12-07 10:19:35
1.38MB
1
设计一个数字时钟，显示范围为00：00：00~23：59：59。通过几个开关进行控制，其中开关K1用于切换时间设置（调节时钟）和时钟运行（正常运行）状态；开关K2用于切换修改时、分、秒数值；开关K3用于使相应数值加1调节；开关K4用于减1调节；开关K5用于设定闹钟，闹钟同样可以设定初值，并且设定好后到时间通过实验箱音频放出一段乐曲作为闹铃。
2022-11-28 09:32:26
637KB
1
Labview电子时钟设计课程设计报告
前后VI设计图
报告目录都在里面
2022-11-01 20:37:28
461KB
1