60进制VHDL设计文本,
2021-06-06 20:33:14 903B 60进制VH
1
这是一个由VHDL语言实现的60进制的加法计数器的实例代码。
2021-06-06 20:29:46 156KB EDA计数器
1
因为使用nexys4板自带的时钟信号,频率约为100000000hz,若想实现每秒计时一次,首先利用分频器将时钟频率分频成1hz的信号,每当这个1hz的输入信号改变时计时器自增1,计时器最大值为59,计时器输出的2进制信号再转换成分别表示十位和个位的BCD码再传送给控制模块,控制模块负责接受BCD码和控制两个LED轮流显示数据
2021-06-01 21:01:01 835KB verilog 计数器
1
该程序可进行60秒计数,用于数字时钟的编写。
2021-05-30 14:32:51 679B 60秒清零
1
:计数器对输入脉冲进行计数,来一CP个脉冲,计数器状态变化一次。根据计数器循环长度M称之为M模计数器(M进制计数器),计数器状态编码,按二进制的递增或递减规律来编码,对应称加法计数器,减法计数器。
2021-05-10 00:38:03 169KB 数电 60进制计数器
1
60进制计数器的multisim14仿真,请用multisim14打开,低版本不支持
2021-05-10 00:31:40 244KB multisim14 60进制计数器 仿真
1
24和60进制计数器.ms14
2021-04-22 19:01:24 147KB 数电 Multisim
1
使用74LS160芯片,是60进制
这个计算器软件中以分为单位,六十进制到小时,便于计算小时数。 计算器中还包括:非精密进近下降角计算、转弯半径计算、油量计算
1