加法运算是数字系统中最基本的算术运算。为了能更好地利用加法器实现减法、乘法、除法、码制转换等运算，提出用Multisim虚拟仿真软件中的逻辑转换仪、字信号发生器、逻辑分析仪，对全加器进行功能仿真设计、转换、测试、分析，强化Multisim的使用，并通过用集成全加器74LS283实现两个一位8421码十进制数的减法运算，掌握了全加器的应用方法。测试证明，全加器功能的扩展和应用，利用Multisim软件的仿真设计能较好地实现。
2022-04-26 14:39:24
1.8MB
1
针对传统三值全加器没有充分利用进位的不足,提出一种新型的三值四输入全加器电路结构,并用CMOS 设计这种全加器,与传统的三值三输入全加器相比,将原有的输入由3个增加到4个,将原有的进位由二值信号变为三值信号。所提出的三值四输入全加器增加了处理的信息量,提高了进位端的利用率,在较大电路设计中能减少所用加法器模块的数量,并减少所用管子数和降低芯片面积。基于该新型全加器,设计了3个四位三值数串行加法电路。经Hspice模拟,所设计的电路有正确的逻辑功能,与基于传统三值三输入全加器的设计相比,在处理信息量较大的电
2022-03-31 01:44:47
1MB
1
（2）全加器的设计（用异或门和与非门）
全加器的的真值表如下：
Ai Bi Ci-1 Si Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
2022-01-06 20:12:31
2.38MB
1
实验三 全加器构成及测试 一实验目的 1了解全加器的实现方法 2掌握全加器的逻辑功能 二实验所用器件和仪表 13-2-2-3与或非门74LS54 2片 2六反相器74LS04 1片 3双4选1数据选择器74LS153 1片 三实验内容 1用2片74LS54和1片74LS04组成下图所示逻辑电路 图5.1 全加器 2将ABCI接逻辑开关输出FCO接逻辑状态显示灯 3按入或弹出逻辑开关产生ABCI的8
2022-01-03 20:34:48
189KB
实验名称：一位全加器（综合验证性）
一、目的与要求
1、熟悉组合逻辑电路，通过用门电路构成一位全加器组合逻辑电路。掌握组合逻辑电路的基本概念，组合逻辑电路的结构。
2、通过用门电路构成一位全加器组合逻辑电路。能够正确构成的一位全加器组合逻辑电路。
2022-01-03 20:17:47
161KB
1