位同步的有关算法,适合数字锁相环,通过添加和扣除同步信息来实现

十分全面的systemview通信仿真，pcm，时分复用，帧同步，位同步

从2PSK信号中提取位同步信息

关于通信原理的课程设计，是数字锁相环和位同步的课程设计。需要的可以看下。

Gardner算法实现结构讲解，对各个部分有比较清晰的讨论

比特同步与帧同步的区别,这二个初学者容搞混，希望有用，

引言 　　在数字通信系统中，同步技术是非常重要的，而位同步是基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。 　　随着可编程器件容量的增加，设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此，本文采用Quartus II软件设计了一种新型的位同步提取电路，对电路进行了仿真试验，并使用Altera的Cyclone II系列FPGA芯片EP2C5予以实现。 　　在CPLD/FPGA上实现位同步，简单直接的办法就是利用FPGA的片上锁相环。但这种锁相环要求的输入时钟

行业分类-电信-宽带接收信号位同步锁定的判决方法.rar

通信原理课程设计，结合位同步的知识，建立模型实现位同步信号提取，并结合FGGA与VHDL语言，实现建模与仿真

在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。