一种快速位同步时钟提取方案及实现
引言
在数字通信系统中，同步技术是非常重要的，而位同步是基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。
随着可编程器件容量的增加，设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此，本文采用Quartus II软件设计了一种新型的位同步提取电路，对电路进行了仿真试验，并使用Altera的Cyclone II系列FPGA芯片EP2C5予以实现。
在CPLD/FPGA上实现位同步，简单直接的办法就是利用FPGA的片上锁相环。但这种锁相环要求的输入时钟
在数字通信系统中，同步技术是非常重要的，而位同步是基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。
随着可编程器件容量的增加，设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此，本文采用Quartus II软件设计了一种新型的位同步提取电路，对电路进行了仿真试验，并使用Altera的Cyclone II系列FPGA芯片EP2C5予以实现。
在CPLD/FPGA上实现位同步，简单直接的办法就是利用FPGA的片上锁相环。但这种锁相环要求的输入时钟
文件下载
评论信息
其他资源
- 人工智能大作业pacman满分代码
- ICL8038用PROTUS仿真电路
- svpwm_v4.slx
- 基于stm32f4的舵机控制
- Matlab delta机器人的空间仿真程式
- MapReduce初级案例
- 经典线积分卷积LIC算法
- 计算机图形学考试试卷试题6套（含3套的答案）
- 基于java汽车销售系统
- 很经典的材料力学800题
- 大华摄像头Demo
- DS1302时钟带可调时间显示
- UnderTheSea-wj.zip
- 基于频域信息的边界方向快速检测方法
- 4-16-1(游戏保存之SharedPreference).7z
- 2007年10月高等教育自学考试全国统一命题考试数据库及其应用试题及答案.docx
- sas试题-2016.docx
- W995固件全套
- Image Processing with LabVIEW and IMAQ Vision
- 可运行的AES源代码
- 学生信息管理系统.
- SD卡资料，全
- linux 目录树实现代码递归
- 定时开机闹钟
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明