搜索【IP核】的结果

硬件FFT--IP核使用 ALTERA--DE2亲自编写，亲测

分给的再高都不过分决定能用，SingalTAP自己看波形 DE2板子可以用，AD采样用的一个很随意的并行AD，EP2CQ208的芯片要自己改下SingaltapII的存储深度，如果这个自己都编译不过，理解不了的话，就放弃FFT吧

2019-12-21 19:36:42 30.34MB FFT ALTERA

1

Xilinx ISE 10.1 的注册码及IP核的破解文件附说明

Xilinx ISE 10.1 的注册码（SN）亲测可用。 ip核的破解文件及使用说明，亲测可用。供大家参考。

2019-12-21 19:35:45 17KB xilinx ise10.1 注册码 ip核

1

XILINX DDR3 IP核使用教程完整版

网络下载的XILIN DDR3 IP核教程，包括仿真、综合、设计、应用、最终篇5个部分，讲解的深入浅出，简明扼要，非常实用！在其指导下，完成了DDR3的设计调试！可惜没有找到出处！

2019-12-21 19:27:49 21.95MB XILINX DDR3

1

DAC904采用xilinx的FPGA的DCM IP核进行开发的DA程序

Using the xilinx FPGA-DCM IP core for the development of DA procedures.

2019-12-21 19:27:03 707KB DAC904

1

DES算法IP核的流水线设计

2019-12-21 19:26:21 232KB DES算法IP核

1

xilinx fifo ip核文档说明

xilinx的FIFO_generator的ip核详述，提供了各个管脚的功能，以及例化模板

2019-12-21 19:24:27 8.19MB fifo

1

FPGA实现CAN总线控制器开源代码.zip

本代码是FPGA实现CAN总线控制器的开源代码，工程文件可直接通过ISE调试！

2019-12-21 19:23:20 1.01MB IP核 CAN总线 控制

1

SDRAM的IP核VerilogHDL源代码

SDRAM的IP核VerilogHDL源代码，绝对可用

2019-12-21 19:21:15 27KB SDRAM IP核 Verilog HDL

1

CAN总线IP核的VerilogHDL源码

CAN总线IP核源码，非常成熟的源码，可以直接拿来用

2019-12-21 19:21:14 60KB CAN 总线 IP核 Verilog

1

Xilinx FPGA应用进阶通用IP核详解和设计开发

2019-12-21 18:58:39 45.57MB Xilinx FPGA

1