这是一个基于FPGA，用Verilog HDL语言实现的多功能数字钟，课程设计的项目。
2019-12-21 21:01:12
1.07MB
1
数字电路实验的仿真原理图，该仿真包含了如何用数字芯片实现计数、校时、以及信号发生的功能，并且，在我的博客中对该数字钟进行了详细的讲解，介绍。
2019-12-21 20:56:15
25KB
1
数字钟代码 CCS
万年历功能，通过液晶屏当前的日期 可通过按键修改时间、日期
使用 SW 拨码开关 切换 12 \24 时制 ，在 12 小时制当中显示 AM \PM 。
2019-12-21 20:55:55
100KB
1
利用数字电子计数知识设计并制作的数字电子钟(含multisim仿真)，该数字钟具有显示星期、24小时制时间、闹铃、整点报时、时间校准功能
2019-12-21 20:55:41
53.77MB
1
Verilog数字钟（自动计时+手动校时+倒计时+闹钟+整点报时+LCD显示）附完整源代码、详细注释和word报告。用cyclone Ⅱ实现。
2019-12-21 20:54:42
2.12MB
1
自己原创的数字逻辑课设，用纯硬件实现的数字钟（万年历），能够判断闰年、平年以及月大、月小，有调时和整点报时功能
2019-12-21 20:53:45
46KB
1