NAND_flash的控制器代码，能够较好的实现读写擦除的功能，同时带有ECC的纠错模块，这样使得该部分更具趋于完全

DFT FPGA实现

本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。   分别为：   1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。   2. post-synthesis funcTIon simulaTIon-----综合后的功能仿真。   3. post-synthesis TIming simulation-----综合后带时序信息的仿真，综合后带时序信息的仿真比较接近于真实的时序。   4. post-implementation function simulation-----布线后

HLS高层次综合，多大6大类，20多例程，并配有配套的PDF文档，非常好的资料!!

Xilinx_Vivado_SDK_2015.4_1118_2_Win64 赛灵思 vivado 201504的下载程序，亲测可用

Zedboard DDS信号发生器vivado工程文件，vivado版本2018.3，可适用于任意波形的产生，作者花了几天亲自编写验证，是学习的最佳教材

Zedboard 正弦信号发生器vivado工程文件，版本vivado2016

所有IP核都可用

Vivado向Block Design添加.v文件模块示例工程，在Block Design的Diagram中添加了一个闪LED灯的模块。

Xilinx ZYNQ Ultrascale + ZCU102上的RISC-V火箭芯片 关于这个仓库 这是FPGA 上RISC-V的ZCU102端口。 ZCU102至少可以容纳四芯RISC-V核火箭芯片。 该存储库的火箭芯片版本与原始存储库相同，该原始存储库在2018年4月。 新的火箭芯片版本可以在主流火箭芯片。 在ZCU102上，使用Vivado v2017.1进行单核配置的时钟频率（时钟速度）可以达到195 MHz。 请参阅以了解如何使用此存储库。 注意：我最近在删除了sed命令，因为它在主机OS环境中不可靠。 而是，在第一次构建之前，只需在245行中插入新行|aarch \ 。 关于SD卡（将硬件和软件堆栈带入FPGA），请参见 。 当前流已在以下主机环境中经过测试： 软件 版本 作业系统 16.04.1-Ubuntu与4.15.0-64-generic内核 重击 4.3.48