搜索【(Verilog)】的结果

verilog 分频

verilog分频，能计数到12个bit, 每1s钟计数一次。设计的很巧妙

2022-11-24 18:24:27 485B verilog 分频

1

my_i2c.zip

基于APB的I2C IP设计与验证，在FPGA上验证通过，kezuoweiSoC的一个模块工作，文档有模块划分和状态转换图。

2022-11-24 17:31:21 796KB I2C APB verilog ip

1

Verilog_example

Veilog例程，非常详细，如果不同的信号来自不同的时钟域，则可以调用多个ILA分别连接不同的时钟，对应采集不同时钟域的信号，可以保证同时分析不同时钟域的事件。

2022-11-24 14:15:14 15.69MB verilog

1

FPGA交通灯控制器

交通灯控制器的Verilog HDL源代码

2022-11-23 19:54:16 373KB verilog FPGA 交通灯

1

fpga通用串口程序

本程序为通用FPGA串口程序，Verilog实现，已经亲自用在了很多程序中，可以更改uart.v中的波特率和时钟频率实现不同速度传输。

2022-11-23 19:52:50 4KB fpga verilog uart 通用

1

FPGA实验.docx

七段显示译码器 8位硬件加法器七人表决器巴克码多功能数字时钟状态机 verilogHDL语言，全部编译通过，并在实验箱验证过

2022-11-23 11:48:54 15.1MB FPGA Verilog

1

24进制VERILOG代码

24进制VERILOG代码**************************************

2022-11-21 21:03:15 501B 24进制代码

1

用ip核实现fft verilog语言 quartus

用ip核实现fft verilog语言 quartus。

2022-11-21 20:45:05 27.46MB ip核 fft verilog quartus

1

EDA期末复习题（Verilog)

选择题，填空题，编程题可根据做题快速复习相关基础概念，查缺补漏祝大家取得好成绩~ 加油！！！

2022-11-21 18:24:36 38KB 期末考试 EDA 题库

1

verilog实现双游程编码

2022-11-21 18:19:24 12KB fpga/cpld

1