基于verilog的数字频率计代码仿真和报告

数字频率计1~1MHz,,已经成功，proteus8.0运行，keil4.0版本。希望对你有用哟·

实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ENA : IN STD_LOGIC ; -- 计数使能信号 CQ : OUT INTEGER RANGE 0 TO 15 ; -- 4 位计数结果输出 CARRY_OUT : OUT STD_LOGIC ) ; -- 计数进位 END CNT10 ; 。。。。。

基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。

基于Multisim8的简易数字频率计仿真

实验成功可以用

DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器 DDS数字频率合成器

方便快捷 100MHz数字频率计的设计高性能 带给大家 非一般的感觉 智商产物

改程序完美的实现了四段数码管显示测量信号的频率大小单位，可测量1hz-10MHZ的方波，正弦波，锯齿波，三角波，精度达到0.01

基于51单片机的数字频率计设计，LCD1602液晶显示。 代码详细，包含proteus仿真。为本人单片机课程设计编写，答辩完成最终成绩98。