搜索【IP核】的结果

IIC ip核一个是ALTERA官网的有一个是网友的

IIC ip核一个是ALTERA官网的有一个是网友的，里面都详细的文档说明！

2019-12-21 20:27:03 2.27MB IIC IP核

1

quartusii的PLL IP核分频和倍频

quartusii的PLL IP核分频和倍频，并且仿真通过，quartusii的PLL IP核分频和倍频

2019-12-21 20:27:01 2.96MB PLL，IP

1

FIFO IP核的调用及仿真

开发流程http://www.cnblogs.com/noticeable/p/7255971.html

2019-12-21 20:23:50 346KB DE-SOC

1

最新 XILINX DDR3 IP核使用教程完整版高清PDF

最新高清的XILIN DDR3 IP核教程，包括仿真、综合、设计、应用、最终篇等部分真实可用，具有指导作用

2019-12-21 20:20:32 21.94MB XILINX DDR3 IP核

1

quartusII较全的IP核license文件

IP核的license文件，里面含有大量IP的license，亲测可用

2019-12-21 20:16:48 30KB FPGA QuartusII license 工具

1

altera系列FPGA芯片IP核详解-刘东华

altera系列FPGA芯片IP核详解，自己花钱买的电子档，分享给大家！

2019-12-21 20:16:12 208.94MB altera IP 刘东华

1

fir compiler 5.0

非常实用的FIR IP核设置教你轻松调用IP核及设置参数

2019-12-21 20:11:39 2MB FIR IP核设置

1

基于altera FPGA 的 UART IP核

使用verilog HDL语言编写的串口IP核，经过波形仿真验证

2019-12-21 20:09:07 1.48MB altera UART IP

1

基于altera FPGA 的 SPI IP核

使用verilog HDL语言编写的SPI 收发数据的IP核，功能完整，通过测试仿真

2019-12-21 20:09:07 2.5MB SPI IP FPGA

1

自己编写的xilix ddr3 IP核用户接口verilog程序

官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr 3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。

2019-12-21 20:07:47 7KB xilinx ise ddr3 verilog

1