自己编写的xilix ddr3 IP核用户接口verilog程序

上传者: lianpeng26 | 上传时间: 2019-12-21 20:07:47 | 文件大小: 7KB | 文件类型: v
官方给的ddr3测试程序长达万行,有木有很痛苦的感觉?来来来,这个测试接口只有300行左右,实现了顺序写入及顺序读出,可以让你在半个小时之内了解具体的实现方法,本程序在ml605及ise14.4的ddr 3.92上验证过,可以正常读写,但仍然有bug,只是提供一个思路哈,我也在努力继续改进。

文件下载

评论信息

  • xibeifeng666 :
    挺不错 找到了先看看
    2020-01-11
  • tqxxzy :
    又涨价了啊,这么贵 啊。。。。
    2019-05-28
  • 混乱的鱼 :
    很好的东西
    2018-08-26
  • zengchang1987 :
    下来学习下
    2018-08-14
  • jemima :
    有一定参考价值
    2018-06-05

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明