本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
2021-03-09 19:46:53
232KB
1
对现有的GPU体位移流水线结构进行了深入地分析，为消除流水线速度变化，采用自适应数据划分剔除算法对体数据进行子划分，剔除除实验结果表明加速算法能有效提高流水线实际吞吐率，与原始算法分类，加速算法节省了40％〜60％的投放时间。
2021-03-03 12:16:23
917KB
1
1、了解单周期MIPS CPU架构，为程序设计控制器。
2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。
华中科技大学《计算机硬件系统设计》
2021-03-02 19:18:13
392KB
1
支持RISC-V指令集，32位5级流水线，支持Flush与转发操作的CPU
2021-03-02 15:39:20
15KB
1
压缩包为12bit流水线ADC的整体电路原理图，包含运算放大器，采样保持电路，子ADC电路，MDAC电路，延迟对准阵列，数字校正电路，时钟产生电路，偏置电路等，可以完成的设计一个流水线ADC。
2021-02-25 09:43:20
492KB
1
为满足天文观测及激光通信等领域的1000单元级以下的自适应光学(AO)系统的高速实时处理的要求,提出一种单板上实现高速实时计算的通用化技术方案。采用多核CPU实时计算波前,结合高速图像采集卡,以满足系统高帧频的需求；计算机系统采用Xenomai实时操作系统及Linux操作系统，以满足AO 系统低延迟的需求；实现了在单台计算机上集成实时处理与监控的紧凑型处理系统。采用向量指令优化及多核并行运算，在6核的计算平台上获取了峰值每秒510亿次浮点运算的计算能力，102 GB/s的通信带宽。仿真结果表明可以对1145个驱动器，949个子孔径的系统进行2000 Hz的处理，处理延迟低于240 μs；通过修改参数后，应用于光通信的137单元AO系统中，校正后斯特列尔比为0.61。结果表明该处理方案能满足1145单元以下AO 系统2000 Hz实时处理的需要,并具有通用性。
2021-02-24 18:05:20
2.09MB
1
某企业在一条流水线上加工一种产品，该产品所需的零部件（Widget）经过称重（Weigh）、冲洗（Wash）、加工（Produce）和检测（Inspect）四个工序的操作后，形成产品离开系统，生产线布置如下图所示。生产线上每道工序只有一台设备，零部件在每台设备上加工完毕后，由同其连接的输送链运输至下一设备，最后经过检测后被送出系统。已知该流水线中各个工序的加工时间分别为：称重（weigh）5分钟、冲洗（wash）4分钟、加工（produce）3分钟、检测（inspect）3分钟。每条输送链上有20个零件位，输送链上零件移动节拍为0.5min。零部件的供应是源源不断的，不存在缺货现象。使用WIT
2021-02-24 09:09:12
871KB
1