基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码：
1、对外接口打包成了FIFO，对DDR的操作时序大大简化；
2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型；
3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果；
4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。
2023-08-16 20:53:03
37.21MB
1
基于Xilinx （AMD）的Vivado 平台，使用FPGA实现了的MIG IP核配置的工程源码：
1、成功例化并配置好了一个完整的MIG IP核（接口为native接口），及示例工程自带的DDR仿真模型；
2、可以直接对对其进行官方的示例工程仿真；
3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试，测试无误；
4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120479764》。
2023-08-16 20:22:00
232.31MB
1
华清远见的《FPGA应用开发入门与典型实例》电子书，非影印高清版本。
2023-07-27 19:46:10
14.62MB
1
数字电路与FPGA设计实验教程，从数字电路的基本原理出发，小到寄存器，D触发器以及典型的数字电路，真值表，以及所有数电中基本的经典概念都有涉及
2023-07-27 19:41:14
110.59MB
1
PYNQ加速YOLOv2的demo,需要PYNQ平台，希望对感兴趣的开发者有用
2023-07-24 22:58:50
6.13MB
根据对YOLOv2网络的分析，除路由层外，大部分层都是串行处理的。路由层可以通过预先设置一个特定的地址来实现。
从加速器的角度来看，需要做的工作就是按顺序与内存进行交互（读取内存数据，处理数据，然后写回内存数据）。由于输入和输出的数据量非常大，为了重用数据和减少内存访问次数，总是采用循环平铺技术，将卷积循环R、C、M、N平铺到Tr、Tc、Tm、Tn[8] .
文件中有详细说明和相关论文参考
2023-07-24 22:57:28
38.53MB
1
XC7K325T利用IBERT进行GTX信号眼图测试（含教程和FPGA工程），有操作教程，FPGA源码（VIVADO2017.4打开），参考原理图，资料总共66.5MB。
2023-07-24 21:31:24
66.56MB