用硬件描述语言（Verilog）设计单周期CPU，支持如下指令集： { lw，sw,addu，subu, ori, sll, srl, beq，bne } 用仿真软件Modelsim对汇编程序进行仿真测试. 1. 熟悉硬件描述语言（Verilog）和仿真软件Modelsim； 2. 用硬件描述语言（Verilog）设计程序计数器模块（PcUnit）； 3. 用硬件描述语言（Verilog）设计指令存储器模块（IM）； 4.用硬件描述语言（Verilog）设计寄存器模块（GPR）； 5.用硬件描述语言（Verilog）设计数据扩展模块（Extender）； 6. 用硬件描述语言（Verilog）设计运算器模块（Alu)； 7. 用硬件描述语言（Verilog）设计数据存储器模块（DMem）； 8. 用硬件描述语言（Verilog）设计控制器模块（Ctrl）； 9. 用硬件描述语言（Verilog）设计整机连接模块（Mips）； 10.完成上述汇编程序的仿真调试。

led密码算法verilog实现

二元扩域ECC点乘算法的verilog实现，已验证通过，可直接使用。

如何用VERILOG 来实现74HC373 8D 锁存器

详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构，含4个中断源，2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试，完成功能与时序的仿真与验证。

用于检测时钟频率，用一个基准50MHz时钟检测其他时钟，结果频率用10进制表示

难得的SPI NOR Flash控制器Verilog源代码

用Verilog实现分频器设计，主要包括偶分频（占空比50%），奇分频（占空比50%），以及半整数分频（比如2.5分频、3.5分频等，占空比不可能为50%，只能接近50%）。 半整数分频采用简单有效的算法，可以实现2.5倍分频以上的所有半整数分频。 提供了设计源代码、测试仿真代码。

智能别墅 HDL-BUS控制系统设计方案 广州河东电子有限公司 目 录 一、控制要求及设计说明 3 二、HDL-Bus系统的特点 9 三、HDL-BUS系统原理及简介 9 四、河东企业简介 10 智能家居HDL-BUS控制系统设计方案 一、控制要求及设计说明 大多数乔迁新居的业主，都会精心的选择地板、家具以及饰品的颜色和质地来装扮自 己的家园，殊不知，再好的装修都是依靠灯光来呈现他们的效果。各种别致时髦的吊灯 、筒灯、台灯和壁灯风格和式样成千上万，不同品位的顾客都可以选择到适合自己的品 种搬回家。 但是选择最好看的灯具也只是为你的家居增加部分的光亮和装饰性。如果没有一种简 单、方便的方法来控制这些灯具，让这些固定的灯具为你在不同需求时呈现出变化的灯 光场景来满足您，那么也就失去了你如此精心挑选的灯具的意义。例如：餐桌上方的筒 灯可能在调到百分之四十亮度时看起来效果最佳。同样客厅的各种灯在你看电视、会客 时也必然需要不同的亮度组合。但是躺在沙发上，谁会有时间和耐心来手动调节每一个 调光开关以获得最佳的效果呢？ 通过对住宅照明的智能化控制，通过不同居室不同灯光回路的亮暗搭配；形成不同的 灯

verilog_咖啡机顶层模块代码，需与其他模块配合使用