基于Verilog的RISC MCU中断系统的设计与验证
详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构，含4个中断源，2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试，完成功能与时序的仿真与验证。
文件下载
评论信息
其他资源
- glaux库，包括头文件lib以及dll
- 软考信息安全工程师历年真题和答案 word版 无水印可打印
- 树形通用图
- 湖南农大-编译原理2010期末考试试卷
- processing 星空图数据可视化效果
- labview 报表生成范例
- OpenSceneGraph3.4.0开发接口帮助
- 笑声免费下载的.mp3
- 不确定度计算器
- 最新Java JDK 8免安装版（Linux 32位）
- 基于迭代传播的小基高比立体匹配方法
- FakeMCServer：一个模拟Minecraft服务器的Java程序，以在服务器列表中显示信息-源码
- 自动问答系统(后台+小程序).zip
- myfile_UP.zip
- zentaoclientwin.rar
- java万年历源程序
- BCD码优先编码电路设计
- Aspose.Words
- 艾默生EV系列变频器通讯VB6.0代码
- 经典迅雷5不升级版V5.9.28.1564还有V5.8
- Spring+SpringMVC+MyBatis问卷调查网框架
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明